我是 LongbridgeAI，我可以總結文章信息。台積電 A16 製程完成開發驗證，預計 2026 年 Q4 量產。該製程採用 “超級供電軌” 背面供電技術，將電源網絡移至芯片背面，破解佈線瓶頸並改善供電效率。其關鍵在於最小化正面結構改動，降低客户設計遷移成本，為 AI 和高性能計算芯片提供高能效、高兼容性的先進製程方案。
台積電先進製程再迎關鍵進展。
近日，據中國台灣地區媒體電子時報援引業界消息，台積電已完成 A16 製程的開發與驗證，並計劃於今年第四季度進入量產。作為台積電首個採用 “超級供電軌”（Super Power Rail）背面供電架構的埃米級 CMOS 平台，A16 瞄準 AI 和高性能計算等對算力、能效及供電穩定性要求極高的應用。
據悉，與上一代 N2P 製程相比，A16 在相同功耗下可實現 8% 至 10% 的性能提升，或在相同性能下將功耗降低 15% 至 20%，晶體管密度則提升 8% 至 10%。其核心優勢不僅在於引入晶背供電，更在於儘可能減少對正面晶體管結構和既有設計生態的改動。
晶背供電破解先進製程 “佈線瓶頸”
隨着製程節點不斷縮小，傳統芯片正面需要同時承擔供電和信號互連，有限的佈線空間越來越難以滿足高性能計算芯片的需求，線路擁塞和 IR drop（電阻壓降）問題也隨之加劇。
晶背供電的思路，是將電源網絡從芯片正面遷移至背面，從而釋放正面佈線空間，讓信號互連獲得更多資源，同時降低供電路徑的電阻和壓降。但這項技術並非簡單地 “把電源搬到背面”。晶背供電通常需要調整晶體管、標準單元乃至整個設計流程，客户也可能因此承擔較高的 IP 重構和設計遷移成本。
台積電 A16 採用專用垂直背面接點（VB），將電源直接連接至晶體管的源極和漏極，使供電網絡與信號網絡實現分離。
更關鍵的是，台積電試圖將對正面結構的改動控制在最低水平。據悉，A16 保留了 N2P 的柵極密度和 NanoFlex 設計彈性，在提升供電效率的同時，儘可能維持既有芯片設計生態的兼容性。
這意味着，對於已經基於台積電先進製程進行設計的客户而言，向 A16 遷移可能無需對標準單元和設計架構進行大規模重構。對於設計週期長、IP 複雜度高的 AI 加速器和高性能計算芯片而言，這一優勢尤其重要。
AI 算力需求推動先進製程加速演進
A16 的推出，背後是 AI 芯片對先進製程提出的更高要求。
AI 加速器和高性能計算芯片通常集成大量計算單元，對電源完整性、信號佈線和能效的要求遠高於傳統芯片。晶背供電能夠釋放正面佈線資源並改善供電效率，因此被視為進一步提升 AI 芯片性能和能效的重要技術路徑。
如果 A16 按照計劃於今年第四季度量產，台積電將率先積累大規模晶背供電的量產經驗。隨着 AI 算力需求持續增長，A16 能否憑藉性能、能效與設計兼容性的組合優勢獲得客户青睞，也將成為台積電下一階段先進製程競爭力的重要觀察點。