<section>
<p>据该公司和业内消息人士称，三星电子公司即将推出高带宽存储器（HBM）的三维（3D）封装服务，预计该技术将在 2025 年推出的第六代人工智能芯片 HBM4 中采用。</p>
<p>6 月 20 日，这家全球最大内存芯片制造商在加州圣何塞 2024 三星代工论坛上公布了其最新的芯片封装技术和服务路线图。这是三星首次在公开技术领域发布 HBM 芯片的 3D 封装技术。目前，HBM 芯片主要采用 2.5D 技术封装。 </p>
<p>两周前，英伟达联合创始人兼首席执行官黄仁勋在台湾发表演讲时公布了其 AI 平台 Rubin 的新一代架构。HBM4 不太可能嵌入 Nvidia 的新型 Rubin GPU 型号中，该型号预计于 2026 年上市。</p>
<p>三星最新的封装技术将 HBM 芯片垂直堆叠在 GPU 之上，以进一步加速数据学习和推理处理，这项技术被视为快速增长的 AI 芯片市场的游戏规则改变者。</p>
<p>目前，HBM 芯片在 2.5D 封装技术下通过硅中介层与 GPU 水平连接。相比之下，3D 封装不需要硅中介层或位于芯片之间的薄基板来允许它们通信和协同工作。三星将其新封装技术称为 SAINT-D，即 Samsung Advanced Interconnection Technology-D 的缩写。</p>
<p>据悉，这家韩国公司提供交钥匙 3D HBM 封装。</p>
<p>为此，其先进封装团队将垂直互连其内存业务部门生产的 HBM 芯片与其代工部门为无晶圆厂公司组装的 GPU。</p>
<p>三星电子的一位高管表示：“3D 封装降低了功耗和处理延迟，提高了半导体芯片电信号的质量。” 2027 年，三星计划推出一体化异构集成技术，将可大幅提高半导体数据传输速度的光学元件整合到一个统一的 AI 加速器封装中。</p>
<p>台湾研究公司 TrendForce 的数据显示，随着对低功耗、高性能芯片的需求不断增长，HBM 预计将从 2024 年的 21% 占 DRAM 市场的 2025 年的 30%。MGIResearch 预测，到 2032 年，包括 3D 封装在内的先进封装市场将增长到 800 亿美元，而 2023 年为 345 亿美元。</p>
</section>
<section>
<section>
<section>
<section>
<section>
<h2><strong>三星 HBM 16H 需要混合键合技术</strong></h2>
</section>
</section>
</section>
</section>
</section>
<section>
<p>三星在最近的一篇论文中表示，制造 16 堆栈高带宽存储器 (HBM) 需要混合键合。</p>
<p>该公司在上个月于科罗拉多州举行的 2024 年 IEEE 第 74 届电子元件和技术会议上发表的论文（韩语题为《用于 HBM 堆叠的 D2W（芯片到晶圆）铜键合技术研究》）中表示，16 个堆栈及以上的 HBM 混合键合是必须的。</p>
<p>混合键合是下一代封装技术，当芯片通过硅通孔 (TSV) 或微观铜线垂直堆叠时，堆叠之间没有凸块。它们是直接堆叠的。因此，混合键合也称为直接键合。</p>
<p>与目前使用的热压（TC）键合相比，可以在更低的高度键合更多芯片堆叠，同时散热效率也得到提高。</p>
<p>三星在论文中表示，较低的高度是采用混合键合的主要原因。为了将 17 个芯片（一个基础芯片和 16 个核心芯片或堆栈）封装在 775 微米的尺寸中，必须缩小芯片之间的间隙。 </p>
<p>三星已使用 TC 非导电薄膜来堆叠芯片，直至其 12 堆栈 HBM。</p>
<p>除了应用混合键合之外，解决该问题的其他方法是使核心芯片尽可能薄或减小凸块间距。</p>
<p>然而，除了混合键合之外的两种方法被认为已经达到了极限。一位知情人士表示，将核心芯片的厚度控制在 30 微米以下非常困难。三星在其论文中还指出，由于凸块的体积，使用凸块连接芯片存在局限性。这家科技巨头还指出，凸块短路问题使得缩小间距变得困难。</p>
<p>三星还分享了如何使用混合键合制造 HBM 的计划。逻辑晶圆经过化学机械抛光 (CMP) 和等离子工艺。然后晶圆经过去离子水冲洗。然后堆叠芯片。核心芯片在 CMP 之后经过芯片分离工艺。此后的工艺步骤与逻辑晶圆相同。等离子工艺和冲洗是为了激活表面。这会在表面形成氢氧化物，将颗粒粘合在一起。经过退火工艺后，铜也会被粘合。</p>
<p>今年 4 月，三星使用子公司 Semes 的混合键合设备制造了 HBM 16H 样品。这家科技巨头表示，该芯片运行正常。除了 Semes，BESI 和韩华精密机械也在开发混合键合设备。 </p>
<p>三星表示，计划在 2025 年制造 HBM4 样品（主要为 16 层堆栈），并于 2026 年进行量产。</p>
</section>
<section>
<section>
<section>
<section>
<section>
<h2><strong>三星赢得 Nvidia 2.5D 封装订单</strong></h2>
</section>
</section>
</section>
</section>
</section>
<section>
<p>据韩国媒体 TheElec 在今年四月报道，三星已赢得 Nvidia 作为 2.5D 封装客户。</p>
<p>消息人士称，该公司的高级封装 (AVP) 团队将向 GPU 制造商提供中介层和 I-Cube 2.5D 封装。</p>
<p>高带宽内存（HBM）和 GPU 晶圆的生产将由其他公司负责。</p>
<p>2.5D 封装将芯片模块（CPU、GPU、I/O、HBM 和其他模块）水平放置在中介层上。</p>
<p>台积电将其 2.5D 封装技术称为晶圆基板上芯片（CoWoS），而三星将其技术称为 I-Cube。</p>
<p>Nvidia 的 A100 和 H100 就是采用这种封装技术制造的，英特尔 Gaudi 也是如此。</p>
<p>三星自去年以来一直致力于保护其 2.5D 封装服务的客户。</p>
<p>该科技巨头向客户提出，将为 AVP 团队分配足够的人员，同时提供自己的中介层晶圆设计。</p>
<p>消息人士称，三星将为 Nvidia 提供一个 2.5D 封装，并在其上放置四个 HBM 芯片。</p>
<p>他们补充说，这家韩国科技巨头已经拥有了放置八个 HBM 芯片的封装技术。</p>
<p>同时，他们还表示，为了在 12 英寸晶圆上安装 8 个 HBM 芯片，需要 16 个中介层，这会降低生产效率。</p>
<p>因此，当 HBM 芯片数量达到 8 个时，三星正在开发用于中介层的面板级封装技术。</p>
<p>Nvidia 很可能因为其 AI 芯片需求增加而将订单交给这家韩国科技巨头，这意味着台积电的 CoWoS 产能将不足。</p>
<p>该订单还可能使三星赢得 HBM 订单。</p>
<p><span style="color: #b3b3b3">本文来源：半导体行业观察，原文标题：《三星将推出 3D HBM 芯片封装服务》</span></p>
</section>

三星电子

<p>三星电子即将推出高带宽存储器（HBM）的三维封装服务，以加速数据学习和推理处理，这将对 AI 芯片市场带来重大影响。三星最新的封装技术将 HBM 芯片垂直堆叠在 GPU 之上，不需要硅中介层或薄基板来通信和协同工作。该公司计划在 2027 年推出一体化异构集成技术，将光学元件整合进 AI 加速器封装中，以提高半导体数据传输速度。这些新技术有望降低功耗、提高处理速度，并改变 AI 芯片市场的竞争格局。</p>