报道：台积电探索新 AI 芯片封装技术，允许单个晶圆放置更多组芯片

据《日经亚洲》报道，近日，台积电正在探索一种全新的先进芯片封装方法，以应对人工智能带来的计算需求激增。

知情人士透露，这一新方法的核心是使用 510 毫米乘 515 毫米的矩形基板，而不是当前使用的传统圆形晶圆。这种设计可以在每片基板上放置更多的芯片组，从而提高生产效率。矩形基板的有效面积比圆形晶圆大三倍多，边缘剩余的无效区域也更少。

尽管这项研究仍处于早期阶段，但如果消息属实，它将标志着台积电在技术上的重要转变。

此前，台积电认为使用矩形基板过于具有挑战性。为使这一新方法成功，台积电及其供应商必须投入大量时间和精力进行研发，同时需要升级或更换众多生产工具和材料。

台积电目前的先进芯片堆叠和组装技术，如用于生产 Nvidia、AMD、Amazon 和 Google 的 AI 芯片，主要依赖于 12 英寸的硅晶圆，这已经是目前可用的最大尺寸。

但随着芯片尺寸的不断增大和对更多内存的集成需求，当前行业标准的 12 英寸晶圆或在几年内就将不足以满足尖端芯片的封装需求。

芯片行业的高管们表示，未来封装的尺寸只会越来越大，以便从用于 AI 数据中心计算的芯片中挤出更多的计算能力。然而，目前仍存在一些技术瓶颈，例如在新形状基板上涂覆光刻胶的难度。推动设备制造商改变设备设计需要像台积电这样财力雄厚的芯片制造商的支持。

Bernstein Research 的半导体分析师 Mark Li 认为，整体来看，这一技术变革可能需要五到十年的时间才能实现全面的设施升级，包括对机械臂和自动化材料处理系统的改造。

除了台积电，英特尔和三星也在与供应商合作，探索面板级封装技术。

随着芯片封装和测试服务提供商如力成科技，以及显示器制造商如京东方和台湾的群创光电也投入资源开发面板级芯片封装技术，半导体行业的创新和多样化进程正在加速推进。