台积电的先进封装怎么样了？| AI 脱水

本文作者：张逸凡

编辑：申思琦

来源：硬 AI

台积电最近可谓动作不断，从提高先进制程价格，到进军 “方形基板”。

最近，摩根士丹利发布了一份关于台积电的报告，详细总结了 CoWos、PLP 技术和 3D SoIC 的最新进展。

• CoWos 封装：台积电预计，到 2026 年底，每月的 CoWoS 晶圆产能将达到约 6 万片；与先前披露的 2024 年底 CoWoS 封装产能将达到 2.6-2.8 万片/月相比，翻了一倍多；

• 面板级（PLP）封装：该技术与近期市场关注的 “方形基板” 相关。目前正在研发阶段，大规模量产还需数年时间；

• 3D SoIC 封装：预计从 2025 年下半年开始增加产能，Rubin 架构或采用 3D SoIC 封装技术。

一、CoWoS 产能更新

在最近的技术研讨会上，台积电表示：从 2022 年到 2026 年，CoWoS 技术的产能预计将以超过 60% 的年复合增长率迅速增长。到 2026 年底，每月的 CoWoS 晶圆产能将达到约 6 万片。

目前，台积电的 CoWoS 月产能约为 1.5 万片，预计到 2024 年底，这一数字将提升至每月 2.6-2.8 万片。

同时，2024 年全年，台积电计划投资 280-320 亿美元，其中约 10% 将用于先进封装技术。

摩根士丹利分析师指出，强劲的封装需求将成为未来几年台积电非晶圆收入快速增长的主要驱动力：

• 预计 2023-2026 年，台积电非晶圆收入的复合年增长率（CAGR）将达到 31%；

• 到 2023 年，非晶圆销售有望占到台积电总收入的 13%；

1）CoWoS-L 封装

小摩指出，台积电正在加速其 CoWoS 技术的扩展，重点放在适应越来越大尺寸的 AI 芯片需求上，特别是 CoWoS-L 技术。

CoWoS 封装技术现分为三种类型：CoWoS-S、CoWoS-R 和 CoWoS-L，它们的主要区别在于中介层的设计，这是连接芯片的关键层。

随着人工智能芯片尺寸的增加，先前使用硅中介层的 CoWoS-S 技术出现了良率问题。

为了应对这一挑战，台积电推出了 CoWoS-L 技术，采用了 LSI+RDL 中介层，有效解决了大尺寸芯片的良率问题。

小摩预计，未来台积电在 CoWoS 技术的发展将主要聚焦于 CoWoS-L，以应对日益扩大的 AI 芯片面积需求。

二、面板级（PLP）封装技术

小摩指出，台积电正在进行面板级（PLP）封装技术的研究，但大规模量产还需要几年时间。

PLP 封装是一种将晶粒重新排列在更大的矩形面板上的封装方案（见下图左侧）。

目前，台积电使用的是圆形晶圆基板，这导致了面积的浪费（见下图右侧）。

据《日经亚洲》报道，由于 AI 带来的计算需求激增，台积电正在探索 510㎜ × 515㎜的矩形基板。

矩形基板的有效面积比圆形晶圆大三倍以上，有望显著提升台积电的生产能力。

然而，与圆形基板相比，方形基板存在光刻胶涂布不均匀和易碎裂的问题。

小摩指出，要实现 PLP 封装技术的大规模量产，仍需要数年时间的技术攻关。

三、3D SoIC 先进封装

3D SoIC 是台积电开发的先进封装技术，专注于实现高密度的芯片垂直堆叠（相比之下，CoWoS 技术主要是横向堆叠）。

小摩指出，目前 3D SoIC 技术在市场上还相对较为小众，只有 AMD 在其 Ryzen 3D 和 MI300 AI 加速器中采用。

预计从 2025 年下半年开始，台积电将逐步增加 3D SoIC 的产能。到 2025 年底，预计每月的 3D SoIC 产能将达到大约 12,000 到 14,000 片晶圆；到 2026 年底，预计将增至每月 20,000 片晶圆。

此外，小摩推测，英伟达的 Rubin 架构以及苹果的 M5 处理器可能会采用 3D SoIC 技术。