台积电 CoWoS 爆红背后：曾苦坐冷板凳 10 年

人工智能（AI）带动台积电先进封装 CoWos 火红，对照 10 多年前，技术刚研发出来时，却「门可罗雀」，熟知内情业界人士表示，当时台积电 CoWos 没有客户，只有赛灵思（Xilinx）愿采用，但 1 个月只要 50 片，量少到可怜，跟目前产能需求热到供不应求，可说天差地别。

台积电于 2013 年 10 月曾发布新闻稿，指出赛灵思采用 CoWoS 技术成功量产 28 奈米产品，这印证业界人士所言不假。台积电当时指出，赛灵思采用该公司 CoWoS（Chip-on-Wafer-on-Substrate）技术开发 28 奈米 3D IC 产品，藉由整合多个芯片于单一系统之上，达到显著缩小尺寸并提升功耗与效能的优势。

业界人士表示，台积电 10 多年前，开发出 CoWos 技术，没有客户，只有赛灵思愿采用，但 1 个月只要 50 片，「量小得不得了」，可以说量少得可怜；当时，台积电创办人张忠谋采纳研发大将蒋尚义建议，跨足先进封装，大手笔给他 4 百位工程师、1 亿美元研发资源，结果开发出 CoWos 技术没有生意，蒋尚义去年受访曾说过，这在公司变成 1 个笑话，令他相当窘境。

蒋尚义分享过，针对 CoWos 技术，他曾经到处向客户推广技术，还是没有人要用；后来，他有 1 次跟 1 家客户的副总裁吃饭，对方不经意提到不采用 CoWos 的原因是价格太贵，如果 1 个平方毫米卖 7 分美金太贵，只要卖 1 分美金才愿意用，他恍然大悟，回公司后，立即请研发主管去做出降低成本的技术，也就是另 1 种先进封装 InFO 技术。

InFO 就是苹果等智能型手机芯片客户采用的先进封装技术，也是台积电大卖的技术，业界传出，1 年贡献台积电营收已约超过 30 亿美元。

台积电 CoWos 产能原本不多，没有想到近年来 AI 发展比预期快，AI 芯片采 CoWoS 先进封装，CoWoS 产能顿时难满足，台积电扩产缓不济急，今年与明年连续两年的产能都将倍增，预计到 2026 年才能达供需平衡，台积电表示，会与后段专业封测代工厂持续合作，以因应客户需求。晶圆代工龙头台积电 18 日召开法人说明会表示，公司将加大 CoWoS 先进封装产能，预估明年会超过倍增幅度。

魏哲家透露，今年 CoWoS 产能可望较原先预期倍增再增加，预估 2025 年相关产能增加幅度也会超过倍增，台积电与后段专业封测代工厂（OSAT）持续合作布局先进封装，因应客户强劲需求。

法人问及何时可供需平衡，魏哲家表示，目前 CoWoS 先进封装供给持续吃紧，希望 2025 年吃紧状况可逐步缓解，2026 年供给需求可达到平衡。

台积电先前预期，2022 年至 2026 年 CoWoS 产能年复合成长率超过 60%。

台积电位于中科的先进封装测试 5 厂在 2023 年兴建，预计 2025 年量产 CoWoS；位于苗栗竹南的先进封测 6 厂，2023 年 6 月上旬启用，整合 SoIC、InFO、CoWoS 及先进测试等。

台积电位于嘉义的先进封装测试 7 厂，今年 5 月动工，原先规划 2026 年量产 SoIC 及 CoWoS，但今年 6 月期间当地挖到疑似遗址，暂时停工。

台积电 CoWoS，是什么？

CoWoS(Chip-on-Wafer-on-Substrate) 是一种 2.5D、3D 的封装技术，可以拆成「CoW」、「WoS」两个面向。

CoW(Chip-on-Wafer) 意思是指将芯片堆叠，而 WoS(Wafer-on-Substrate) 则是把芯片堆叠在基板上。

因此，CoWoS 的意思就是把芯片堆叠起来，并封装在基板上，并根据排列的形式，分为 2.5D 与 3D 两种，此封装技术的好处是能够减少芯片的空间，同时还能减少功耗与成本。

其中，2.5D 与 3D 的封装技术主要差在堆叠的方式。

2.5D 封装最为人所知的就是台积电的 CoWoS，其技术概念就是以水平堆叠的方式，将半导体芯片放在中介层之上或透过硅桥连接芯片，最后再透过封装制程连接到底层的基板上，让多颗芯片可以封装一起，达到封装体积小、功耗低、引脚少的效果，本质上仍然是水平封装，只是让芯片间的距离更加靠近。

3D 封装则是采用立体式的封装结构，将多个芯片同层或不同层交叉封装在同一个芯片内，其中使用硅穿孔 (TSV) 来连结上下不同芯片的电子讯号，使讯号延迟降低，是真正的垂直封装，但目前硅穿孔的工艺不管在设计、量产、供应链方面皆还不构成熟，基于成本考量，当前业界多采用 2.5D 封装。

本文作者：半导体行业观察，来源：半导体行业观察，原文标题：《台积电 CoWoS 爆红背后：曾苦坐冷板凳 10 年》