<p><em>基于人工智能的数字和模拟设计流程、多芯片创新以及广泛的知识产权组合提供无与伦比的性能、功耗和面积优势</em></p>
<p><strong>亮点</strong></p>
<ul>
<li>在台积电 A16™ 和 N2P 上的数字和模拟设计流程通过 Synopsys.ai 实现了优化的性能和快速的模拟设计迁移</li>
<li>正在进行与台积电 A14 工艺的早期合作，以开发 Synopsys EDA 流程</li>
<li>在 3Dblox 和台积电的 CoWoS® 技术上进行合作，支持 5.5 倍光刻版尺寸封装，加速下一代 AI 芯片中 3D 堆叠芯片的集成</li>
<li>Synopsys Foundation 和 Interface IP 的广泛组合在台积电的 N2/N2P 工艺中提供最低功耗</li>
<li>行业内最完整的 IP 解决方案，支持领先的标准，包括 HBM4、1.6T 以太网、UCIe、PCIe 7.0 和 UALink，使数据密集型异构 SoC 中的高带宽接口成为可能</li>
</ul>
<p>, /PRNewswire/ -- Synopsys, Inc. (纳斯达克：SNPS) 今日宣布与台积电的紧密合作，提供强大的 EDA 和 IP 解决方案，以加速 AI 芯片设计和 3D 多芯片设计创新，适用于台积电最先进的工艺和先进封装技术。</p>
<p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg"/></p>
<p>最新的合作之一是在台积电 A16™ 和 N2P 工艺上提供经过认证的数字和模拟设计流程，以提高设计生产力和优化，得益于 Synopsys.ai™，并初步开发台积电 A14 工艺的 EDA 流程。Synopsys 和台积电还在为新发布的台积电 N3C 技术进行工具认证，基于现有的 N3P 设计解决方案。为了进一步加速超高密度 3D 堆叠的半导体设计，Synopsys 3DIC 编译器获得台积电认证，支持 3Dblox，并使台积电的 CoWoS® 技术与 5.5 倍光刻版中介层尺寸兼容。此外，Synopsys 在台积电的先进工艺上提供完整的、经过硅验证的 IP 解决方案，使设计师能够快速将所需功能集成到下一代设计中，达到最低功耗和最高性能。</p>
<p>&#34;Synopsys 和台积电正在帮助半导体行业加速安格斯特级设计的创新步伐，通过提供针对最先进工艺技术优化的关键 EDA 和 IP 解决方案，&#34; Synopsys 高级副总裁 Sanjay Bali 说。&#34;我们共同提供未来就绪的解决方案，使工程师能够突破技术的界限，实现设计目标，并更快地将产品推向市场。&#34;</p>
<p>&#34;实现先进 SoC 设计的高质量结果和更快的上市时间是台积电与 Synopsys 长期合作的基石，&#34; 台积电高级技术业务发展总监 Lipen Yuan 说。&#34;与我们的开放创新平台® (OIP) 设计生态系统合作伙伴如 Synopsys 紧密合作，对于使我们的共同客户获得经过认证的流程和高质量 IP 至关重要，这些都是满足或超越他们在台积电先进工艺上设计目标的必要条件。&#34;</p>
<p><strong>在台积电的安格斯特级工艺上启动设计</strong> Synopsys 的模拟和数字流程在台积电 A16™ 和 N2P 工艺上获得认证，以提供优化的结果质量并加速模拟设计迁移。经过认证的背面布线能力支持客户利用台积电 A16™ 工艺，改善功率分配和设计性能。基于模式的引脚访问方法已针对台积电 N2P 和 A16™ 节点进行了增强，以提供具有竞争力的面积结果。为了进一步优化台积电 N2P 设计，Synopsys Fusion Compiler 增强了频率优化 (Fmax) 引擎和智能合法化技术，以提升性能。</p>
<p>此外，针对台积电 A14 工艺的 Synopsys EDA 流程的持续合作展示了 Synopsys 继续致力于为强大、高性能设计提供 Synopsys EDA 流程的承诺。</p>
<p>Synopsys IC Validator™ 签核物理验证解决方案，包括设计规则检查 (DRC) 和布局与原理图 (LVS) 检查，已获得 A16™ 和 N2P 工艺的认证。此外，IC Validator 的高容量弹性架构无缝扩展 PERC 规则，以处理台积电 N2P 静电放电 (ESD) 验证，改善周转时间。Synopsys 和台积电还合作认证了 IC Validator 3DIC 解决方案，以支持 3Dblox 标准。</p>
<p><strong>推动 3D 集成的成功采用</strong> Synopsys 和台积电通过使 3DIC 编译器支持台积电的 CoWoS® 技术，领先于半导体创新，支持前所未有的 5.5 倍光刻版中介层尺寸，这在客户设计中得到了验证。这一合作帮助共同客户满足下一代 HPC 和 AI 芯片对计算性能的严格要求，采用晶圆对晶圆和芯片对晶圆的先进封装。为了无缝迁移到 2.5D 和 3D 多芯片设计，Synopsys 的 3DIC 编译器支持 3Dblox，并提供一个单一环境用于分析驱动的可行性探索、原型设计和布局规划。该平台提供高通量布线自动化，以实现超高密度互连和提高生产力。3DIC 编译器集成了多物理分析和签核解决方案，并结合 Ansys 仿真技术进行功率、热量和信号完整性分析。</p>
<p><strong>通过行业最广泛的接口和基础 IP 组合降低风险</strong> 被多家客户采用，Synopsys 为 TSMC 的 N2/N2P 工艺提供了最佳的接口和基础 IP 解决方案，实现了先进 HPC、边缘计算和汽车芯片的最大性能与最低功耗。Synopsys 的 IP 在数千个设计中的成功部署，使得 Synopsys 与 TSMC 继续帮助共同客户降低集成风险，同时满足严格的功耗、性能和面积目标。Synopsys 针对 1.6T 以太网、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5 和 MIPI 等领先标准提供的完整、硅验证的 IP 解决方案，以及嵌入式存储器、逻辑库和 IO，为首次硅成功提供了低风险的路径。</p>
<p>此外，Synopsys 已扩展其 IP 解决方案组合，包括基于标准的 UALink 和 Ultra Ethernet IP，这些都是基于行业领先的 PCIe 和以太网 IP 构建的。Synopsys 的硅验证 224G PHY IP 是高性能计算（HPC）系统的核心，已展示出广泛的生态系统互操作性，包括光纤和铜连接，为即将到来的标准的先进 HPC 和 AI 芯片的早期启动提供了支持。</p>
<p><strong>附加资源</strong> Synopsys 今天在圣克拉拉的 TSMC 技术研讨会论坛上于 408 号展位举办了多个演示。欲了解更多信息，请访问 Synopsys TSMC 技术研讨会活动页面。</p>
<p><strong>关于 Synopsys</strong></p>
<p>引领普遍智能时代，Synopsys, Inc.（纳斯达克：SNPS）提供可信赖且全面的硅到系统设计解决方案，从电子设计自动化到硅 IP 及系统验证和确认。我们与各行业的半导体和系统客户紧密合作，以最大化他们的研发能力和生产力，推动今天的创新，点燃明天的创造力。了解更多信息，请访问 www.synopsys.com。</p>
<p><em>© 2025 Synopsys, Inc. 保留所有权利。Synopsys、Synopsys 标志及其他 Synopsys 商标可在</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>上找到。其他公司或产品名称可能是其各自所有者的商标。</em></p>
<p><strong>编辑联系</strong></p>
<p>Kelli Wheeler</p>
<p>Synopsys, Inc.</p>
<p>Corp-pr@synopsys.com</p>
<p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg"/></p>
<p>来源：Synopsys, Inc.</p>

新思科技

<p>新思科技与台积电宣布合作，以增强先进半导体工艺的 EDA 和 IP 解决方案，特别是台积电的 A16 和 N2P 技术。此次合作旨在优化 AI 芯片和 3D 多芯片设计的设计生产力和性能。主要亮点包括经过认证的数字和模拟流程、在 CoWoS 技术下的 3D 集成进展，以及广泛的硅验证 IP 解决方案组合。此次合作将加速埃米级设计的创新，使下一代芯片更快上市</p>

<p><em>AI-Driven Digital and Analog Flows, Multi-Die Innovations, and Broad IP Portfolio Deliver Unmatched Performance, Power</em> <em>and</em> <em>Area Advantages</em></p>
<div class="lb-trans"><p><em>基于人工智能的数字和模拟设计流程、多芯片创新以及广泛的知识产权组合提供无与伦比的性能、功耗和面积优势</em></p>
</div><p><strong>Highlights</strong></p>
<div class="lb-trans"><p><strong>亮点</strong></p>
</div><ul>
<li>Digital and analog design flows on TSMC A16™ and N2P deliver optimized performance and rapid analog design migration, enabled by Synopsys.ai</li>
<li>Early collaboration on TSMC A14 process underway for Synopsys EDA flows development</li>
<li>Collaboration on 3Dblox and TSMC's CoWoS® technologies for 5.5x reticle size packages, speeds integration of 3D stacked dies in next-generation AI chips</li>
<li>Broad portfolio of Synopsys Foundation and Interface IP provides the lowest power on TSMC's N2/N2P processes</li>
<li>Industry's most complete IP solutions for leading-edge standards, including HBM4, 1.6T Ethernet, UCIe, PCIe 7.0, and UALink, enable high-bandwidth interfaces in data-intensive heterogeneous SoCs</li>
</ul>
<div class="lb-trans"><ul>
<li>在台积电 A16™ 和 N2P 上的数字和模拟设计流程通过 Synopsys.ai 实现了优化的性能和快速的模拟设计迁移</li>
<li>正在进行与台积电 A14 工艺的早期合作，以开发 Synopsys EDA 流程</li>
<li>在 3Dblox 和台积电的 CoWoS® 技术上进行合作，支持 5.5 倍光刻版尺寸封装，加速下一代 AI 芯片中 3D 堆叠芯片的集成</li>
<li>Synopsys Foundation 和 Interface IP 的广泛组合在台积电的 N2/N2P 工艺中提供最低功耗</li>
<li>行业内最完整的 IP 解决方案，支持领先的标准，包括 HBM4、1.6T 以太网、UCIe、PCIe 7.0 和 UALink，使数据密集型异构 SoC 中的高带宽接口成为可能</li>
</ul>
</div><p>, /PRNewswire/ --Synopsys, Inc. (Nasdaq: SNPS) announced today its ongoing close collaboration with TSMC to deliver robust EDA and IP solutions for TSMC's most advanced processes and advanced packaging technologies to accelerate AI chip design and 3D multi-die design innovation.</p>
<div class="lb-trans"><p>, /PRNewswire/ -- Synopsys, Inc. (纳斯达克：SNPS) 今日宣布与台积电的紧密合作，提供强大的 EDA 和 IP 解决方案，以加速 AI 芯片设计和 3D 多芯片设计创新，适用于台积电最先进的工艺和先进封装技术。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg" alt="" original-src="https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg"/></p>
<p>Among the newest collaborations is availability of certified digital and analog flows on TSMC A16™ and N2P processes for design productivity and optimization, enabled by Synopsys.ai™, andinitial development of EDA flows on TSMC's A14 process. Synopsys and TSMC are also working on thetool certification for the newly announced TSMC N3C technology, building on the available N3P design solutions. To further accelerate semiconductor design for ultra-high-density 3D stacking, the Synopsys 3DIC Compiler, certified by TSMC, supports 3Dblox and enables TSMC's CoWoS® technology with 5.5x-reticle interposer sizes. In addition, Synopsys provides complete, silicon-proven IP solutions on TSMC's advanced processes, enabling designers to rapidly integrate the necessary functionality into their next-generation designs with the lowest power and maximum performance.</p>
<div class="lb-trans"><p>最新的合作之一是在台积电 A16™ 和 N2P 工艺上提供经过认证的数字和模拟设计流程，以提高设计生产力和优化，得益于 Synopsys.ai™，并初步开发台积电 A14 工艺的 EDA 流程。Synopsys 和台积电还在为新发布的台积电 N3C 技术进行工具认证，基于现有的 N3P 设计解决方案。为了进一步加速超高密度 3D 堆叠的半导体设计，Synopsys 3DIC 编译器获得台积电认证，支持 3Dblox，并使台积电的 CoWoS® 技术与 5.5 倍光刻版中介层尺寸兼容。此外，Synopsys 在台积电的先进工艺上提供完整的、经过硅验证的 IP 解决方案，使设计师能够快速将所需功能集成到下一代设计中，达到最低功耗和最高性能。</p>
</div><p>&#34;Synopsys and TSMC are helping the semiconductor industry speed up the pace of innovation for Angstrom-scale designsby providing mission-critical EDA and IP solutions optimized for the most advanced process technologies,&#34; said Sanjay Bali, Senior Vice President of Strategy and Product Managementat Synopsys. &#34;Together, we are delivering future-ready solutions that empower engineers to push the boundaries of technology, achieve their design goals, and bring their products to market faster.&#34;</p>
<div class="lb-trans"><p>&#34;Synopsys 和台积电正在帮助半导体行业加速安格斯特级设计的创新步伐，通过提供针对最先进工艺技术优化的关键 EDA 和 IP 解决方案，&#34; Synopsys 高级副总裁 Sanjay Bali 说。&#34;我们共同提供未来就绪的解决方案，使工程师能够突破技术的界限，实现设计目标，并更快地将产品推向市场。&#34;</p>
</div><p>&#34;Achieving high quality-of-results and faster time to market for advanced SoC designs are the cornerstone of the long-standing collaboration between TSMC and Synopsys,&#34; saidLipen Yuan, Senior Director of Advanced Technology Business Development at TSMC. &#34;Collaborating closely with our Open Innovation Platform® (OIP) design ecosystem partners like Synopsys is vital to enable our mutual customers with certified flows and high-quality IP that are essential to meet or exceed their design targets on TSMC's advanced processes.&#34;</p>
<div class="lb-trans"><p>&#34;实现先进 SoC 设计的高质量结果和更快的上市时间是台积电与 Synopsys 长期合作的基石，&#34; 台积电高级技术业务发展总监 Lipen Yuan 说。&#34;与我们的开放创新平台® (OIP) 设计生态系统合作伙伴如 Synopsys 紧密合作，对于使我们的共同客户获得经过认证的流程和高质量 IP 至关重要，这些都是满足或超越他们在台积电先进工艺上设计目标的必要条件。&#34;</p>
</div><p><strong>Jumpstart Designs on TSMC's Angstrom-Scale Processes</strong> Synopsys' analog and digital flows are certified on TSMC A16™ and N2P processes to deliver optimized quality of results and accelerate analog design migration. Certified backside routing capabilities support customers to take advantage ofthe TSMC A16™ process,improving power distribution and designperformance.Pattern-based pin access methodology has been enhanced for TSMC N2P and A16™ nodes to deliver competitive area results. To further optimize TSMC N2P designs, Synopsys Fusion Compileris enhanced with a frequency optimization (Fmax) engine and intelligent legalization technology to boost performance.</p>
<div class="lb-trans"><p><strong>在台积电的安格斯特级工艺上启动设计</strong> Synopsys 的模拟和数字流程在台积电 A16™ 和 N2P 工艺上获得认证，以提供优化的结果质量并加速模拟设计迁移。经过认证的背面布线能力支持客户利用台积电 A16™ 工艺，改善功率分配和设计性能。基于模式的引脚访问方法已针对台积电 N2P 和 A16™ 节点进行了增强，以提供具有竞争力的面积结果。为了进一步优化台积电 N2P 设计，Synopsys Fusion Compiler 增强了频率优化 (Fmax) 引擎和智能合法化技术，以提升性能。</p>
</div><p>In addition, the ongoing collaboration on Synopsys EDA flows for TSMC's A14 process demonstrates Synopsys' continued commitment to enable Synopsys EDA flowsfor robust, high-performance designs.</p>
<div class="lb-trans"><p>此外，针对台积电 A14 工艺的 Synopsys EDA 流程的持续合作展示了 Synopsys 继续致力于为强大、高性能设计提供 Synopsys EDA 流程的承诺。</p>
</div><p>Synopsys IC Validator™signoff physical verification solution, including Design Rule Checks (DRC) and Layout Versus Schematic (LVS) checking, is certified for A16™ and N2P processes. In addition, IC Validator's high-capacity elastic architecture seamlessly scaled PERC rules to handle TSMC N2P electrostatic discharge (ESD) verificationwith improved turnaround time. Synopsys and TSMC also collaborated to certify IC Validator 3DIC solution for the 3Dblox standard.</p>
<div class="lb-trans"><p>Synopsys IC Validator™ 签核物理验证解决方案，包括设计规则检查 (DRC) 和布局与原理图 (LVS) 检查，已获得 A16™ 和 N2P 工艺的认证。此外，IC Validator 的高容量弹性架构无缝扩展 PERC 规则，以处理台积电 N2P 静电放电 (ESD) 验证，改善周转时间。Synopsys 和台积电还合作认证了 IC Validator 3DIC 解决方案，以支持 3Dblox 标准。</p>
</div><p><strong>Driving Successful Adoption of 3D Integration</strong> Synopsys and TSMC are leading semiconductor innovation by enabling 3DIC Compiler to support TSMC's CoWoS® technology for unprecedented 5.5x reticle interposer sizes, which has been proven in customer designs. The collaboration helps mutual customers meet demanding compute performance requirements for next-generation HPC and AI chips using wafer-on-wafer and chip-on-wafer advanced packaging. For a seamless migration to 2.5D and 3D multi-die designs, Synopsys' 3DIC Compiler supports 3Dblox and provides a single environment for analysis-driven feasibility exploration, prototyping, and floorplanning.The platform offers high throughput routing automation to enable ultra-high-density interconnects and increased productivity. 3DIC Compiler integrates multi-physics analysis and signoff solutions combined with Ansys simulation technologies for power, thermal, and signal integrity analysis.</p>
<div class="lb-trans"><p><strong>推动 3D 集成的成功采用</strong> Synopsys 和台积电通过使 3DIC 编译器支持台积电的 CoWoS® 技术，领先于半导体创新，支持前所未有的 5.5 倍光刻版中介层尺寸，这在客户设计中得到了验证。这一合作帮助共同客户满足下一代 HPC 和 AI 芯片对计算性能的严格要求，采用晶圆对晶圆和芯片对晶圆的先进封装。为了无缝迁移到 2.5D 和 3D 多芯片设计，Synopsys 的 3DIC 编译器支持 3Dblox，并提供一个单一环境用于分析驱动的可行性探索、原型设计和布局规划。该平台提供高通量布线自动化，以实现超高密度互连和提高生产力。3DIC 编译器集成了多物理分析和签核解决方案，并结合 Ansys 仿真技术进行功率、热量和信号完整性分析。</p>
</div><p><strong>Reduce Risk with Industry's Broadest Interface and Foundation IP Portfolio</strong> Adopted by multiple customers, Synopsys offers best-in-class Interface and Foundation IP solutions for TSMC's N2/N2P processes, enabling maximum performance with the lowest power for advanced HPC, edge, and automotive chips. With successful deployment of Synopsys IP in thousands of designs, Synopsys and TSMC continue to enable mutual customers to reduce integration risk while meeting stringent power, performance, and area targets. Synopsys' complete, silicon-proven IP solutions for leading standards such as 1.6T Ethernet, PCIe 7.0, UCIe, HBM4, USB4, DDR5, LPDDR6/5X/5, and MIPI, along with embedded memories, logic libraries and IOs, provide a low-risk path for first pass silicon success.</p>
<div class="lb-trans"><p><strong>通过行业最广泛的接口和基础 IP 组合降低风险</strong> 被多家客户采用，Synopsys 为 TSMC 的 N2/N2P 工艺提供了最佳的接口和基础 IP 解决方案，实现了先进 HPC、边缘计算和汽车芯片的最大性能与最低功耗。Synopsys 的 IP 在数千个设计中的成功部署，使得 Synopsys 与 TSMC 继续帮助共同客户降低集成风险，同时满足严格的功耗、性能和面积目标。Synopsys 针对 1.6T 以太网、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5 和 MIPI 等领先标准提供的完整、硅验证的 IP 解决方案，以及嵌入式存储器、逻辑库和 IO，为首次硅成功提供了低风险的路径。</p>
</div><p>Additionally, Synopsys has expanded its IP solutions portfolio to include standards-based UALink and Ultra Ethernet IP, which is built on industry-leading PCIe and Ethernet IP. Synopsys' silicon-proven 224G PHY IP, a backbone of high-performance computing (HPC) systems, has demonstrated wide ecosystem interoperability including optical and copper connections, enabling an early start on advanced HPC and AI chips for upcoming standards.</p>
<div class="lb-trans"><p>此外，Synopsys 已扩展其 IP 解决方案组合，包括基于标准的 UALink 和 Ultra Ethernet IP，这些都是基于行业领先的 PCIe 和以太网 IP 构建的。Synopsys 的硅验证 224G PHY IP 是高性能计算（HPC）系统的核心，已展示出广泛的生态系统互操作性，包括光纤和铜连接，为即将到来的标准的先进 HPC 和 AI 芯片的早期启动提供了支持。</p>
</div><p><strong>Additional Resources</strong> Synopsys is hosting several demonstrations at the TSMC Tech Symposium Forum today in Santa Clara at Booth #408. For more information, visit the Synopsys TSMC Tech Symposium event page.</p>
<div class="lb-trans"><p><strong>附加资源</strong> Synopsys 今天在圣克拉拉的 TSMC 技术研讨会论坛上于 408 号展位举办了多个演示。欲了解更多信息，请访问 Synopsys TSMC 技术研讨会活动页面。</p>
</div><p><strong>About Synopsys</strong></p>
<div class="lb-trans"><p><strong>关于 Synopsys</strong></p>
</div><p>Catalyzing the era of pervasive intelligence, Synopsys, Inc. (Nasdaq: SNPS) delivers trusted and comprehensive silicon to systems design solutions, from electronic design automation to silicon IP and system verification and validation. We partner closely with semiconductor and systems customers across a wide range of industries to maximize their R&amp;D capability and productivity, powering innovation today that ignites the ingenuity of tomorrow. Learn more at www.synopsys.com.</p>
<div class="lb-trans"><p>引领普遍智能时代，Synopsys, Inc.（纳斯达克：SNPS）提供可信赖且全面的硅到系统设计解决方案，从电子设计自动化到硅 IP 及系统验证和确认。我们与各行业的半导体和系统客户紧密合作，以最大化他们的研发能力和生产力，推动今天的创新，点燃明天的创造力。了解更多信息，请访问 www.synopsys.com。</p>
</div><p><em>© 2025 Synopsys, Inc. All rights reserved. Synopsys, the Synopsys logo, and other Synopsys trademarks are available at</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>. Other company or product names may be trademarks of their respective owners.</em></p>
<div class="lb-trans"><p><em>© 2025 Synopsys, Inc. 保留所有权利。Synopsys、Synopsys 标志及其他 Synopsys 商标可在</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>上找到。其他公司或产品名称可能是其各自所有者的商标。</em></p>
</div><p><strong>Editorial Contact</strong></p>
<div class="lb-trans"><p><strong>编辑联系</strong></p>
</div><p>Kelli Wheeler</p>
<div class="lb-trans"><p>Kelli Wheeler</p>
</div><p>Synopsys, Inc.</p>
<div class="lb-trans"><p>Synopsys, Inc.</p>
</div><p>Corp-pr@synopsys.com</p>
<div class="lb-trans"><p>Corp-pr@synopsys.com</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg" alt="" original-src="https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg"/></p>
<p>SOURCE Synopsys, Inc.</p>
<div class="lb-trans"><p>来源：Synopsys, Inc.</p>
</div>

新思科技与台积电在先进的台积电 A16 和 N2P 工艺上，通过认证的 EDA 流程引入埃米级设计 | SNPS 股票新闻