作者：周源/华尔街见闻
自新 CEO 陈立武上任以来，英特尔基本盘看来日益稳固，而新技术也进展颇大。
最近，英特尔在电子元件技术大会（ECTC）上披露了多项芯片封装技术突破，尤其是 EMIB-T，用于提升芯片封装尺寸和供电能力，以支持 HBM4/4e 等新技术。
此外还包括新分散式散热器设计和新的热键合技术，可提高可靠性和良率，并支持更精细的芯片间连接。
EMIB-T（Embedded Multi-die Interconnect Bridge with TSV）：是嵌入式多芯片互连桥接封装技术的重大升级版本，专为高性能计算和异构集成设计。
EMIB-T 的技术升级主要集中在三个方面：引入 TSV 垂直互连、集成高功率 MIM 电容器和跃升封装尺寸与集成密度。
首先，在传统 EMIB 的硅桥结构中嵌入硅通孔（TSV），实现了多芯片间的垂直信号传输。
与传统 EMIB 的悬臂式供电路径相比，TSV 从封装底部直接供电，将电源传输电阻降低 30% 以上，显著减少了电压降和信号噪声。
这项设计使其能稳定支持 HBM4 和 HBM4e 等高带宽内存的供电需求，同时兼容 UCIe-A 互连技术，数据传输速率可达 32 Gb/s+。
其次，为应对高速信号传输中的电磁干扰问题，EMIB-T 在桥接器内部集成了高密度金属 - 绝缘体 - 金属（MIM）电容器，可有效抑制电源噪声，确保信号完整性。
这一创新使 EMIB-T 在复杂异构系统中保持稳定的通信性能，尤其适用于 AI 加速器和数据中心处理器等对信号质量要求极高的场景。
第三，EMIB-T 支持最大 120x180 毫米的封装尺寸，单个封装可集成超过 38 个桥接器和 12 个矩形裸片（die），凸块间距已实现 45 微米，未来计划进一步缩小至 35 微米甚至 25 微米。
这种高密度集成能力为 Chiplet 设计提供了更灵活的架构，比如在单个封装中整合 CPU、GPU、HBM 内存和 AI 加速模块，显著提升系统级性能。
这项新技术将为英特尔代工厂拥有。
英特尔代工厂旨在利用尖端工艺节点技术，为英特尔内部和外部公司生产芯片。
现代处理器越来越多地采用复杂的异构设计，将多种类型的计算和内存组件集成到单个芯片封装中，从而提升性能、成本和能效。
这些芯片设计依赖于日益复杂的先进封装技术，而这些技术是异构设计的基石。
因此，为了与台积电等竞争对手保持同步，英特尔必须持续推进全新芯片技术的研发进程。
英特尔的这项 EMIB-T 技术，最初曾在 5 月英特尔的 Direct Connect 发布，它将硅通孔（TSV）融入已广泛使用的 EMIB 技术——一种嵌入封装基板的硅桥，可在芯片/裸片之间提供通信和电源管道。 
EMIB-T 延续了传统 EMIB 的 2.5D 封装优势（如灵活的芯片布局），同时通过 TSV 向 3D 封装（如 Foveros）靠拢。
TSV 的垂直互连路径比传统封装走线缩短 50%+，不仅提升了数据传输速率（带宽提升约 20%），还降低了通信延迟（延迟减少约 15%）。
这种混合架构使 EMIB-T 能在更大芯片尺寸下实现高密度集成，为未来异构计算平台提供关键支撑。
同时，使用 TSV 也提升了芯片间的通信带宽，从而能集成高速 HBM4/4e 内存封装，而使用 UCIe-A 互连技术，将数据传输速率也提升至 32 Gb/s+。
EMIB-T 支持有机基板和玻璃基板，后者凭借更高的平整度和热稳定性，可实现更精细的互连（如 25 微米凸块间距）和更高效的信号传输，这是英特尔未来封装战略的重点方向。
为配合英特尔同期推出的分解式散热器技术，EMIB-T 可将热界面材料（TIM）的焊料空隙减少 25%，并支持集成微通道的散热器，适用于热设计功耗（TDP）高达 1000W 的芯片封装，解决了高性能计算中的散热难题。
这表明，英特尔正在从多个角度解决芯片散热问题。 
新型热压粘合工艺通过最小化热差，提升了大型封装基板的制造良率和可靠性，进一步增强了 EMIB-T 的工业化部署能力。
EMIB-T 的核心目标是满足 HBM4 内存和 UCIe 互连需求，这使其成为 AI 加速器、数据中心处理器和超算芯片的理想封装方案。
通过 TSV 供电和 MIM 电容器的协同作用，EMIB-T 可稳定支持 HBM4 的 3.2 TB/s 带宽，为大模型训练和推理提供高效的内存访问能力。
随着半导体行业向 Chiplet 设计转型，EMIB-T 为多来源芯片（如英特尔 CPU、第三方 GPU 和内存）的集成提供了统一封装平台。
这不仅降低了客户的研发风险，还通过高密度互连和低功耗设计提升了系统级能效比。目前，AWS、思科等企业已与英特尔合作，将 EMIB-T 应用于下一代服务器和网络设备。
EMIB-T 的推出，标志着英特尔在先进封装领域的技术追赶努力。
与台积电的 CoWoS 相比，EMIB-T 在电源完整性和信号稳定性维度更具优势，而 Foveros-R 和 Foveros-B 等衍生技术（如采用重布线层和桥片的封装）则进一步拓展了其应用场景。
此外，西门子 EDA 已推出基于 TSV 的 EMIB-T 参考流程，从热分析到信号完整性构建了完整的工具链，加速了该技术的商业化落地。
陈立武的努力，不止于推进英特尔的新封装技术努力层面，也以更具有 “诚意” 的开放策略——为完全不使用任何英特尔制造组件的芯片提供封装服务——有助于英特尔芯片制造服务与潜在的新客户建立关系。
英特尔计划在 2025 年下半年实现 EMIB-T 封装的量产，并逐步将凸块间距从 45 微米缩小至 25 微米，以支持更高密度的芯片集成。
随着玻璃基板技术的成熟，EMIB-T 有望在 2028 年实现单个封装集成超过 24 颗 HBM，进一步推动内存带宽的突破。
这一技术不仅是英特尔代工厂战略的重要组成部分，也将对全球半导体封装技术的发展方向产生深远影响。

英特尔

台积电

EMIB-T，英特尔代工对标台积电的底气。

- 英特尔在 ECTC 上展示了 EMIB-T 芯片封装技术的多项突破。  
- EMIB-T 通过 TSV 提升供电能力，支持 HBM4 内存，增强信号完整性。  
- 该技术将推动英特尔代工厂的发展，并影响全球半导体封装技术。  

赛道 Hyper | 媲美 CoWoS：英特尔突破先进封装技术