当您通过我们文章中的链接购买时，Future 及其合作伙伴可能会获得佣金。
<img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999"/>
来源：中芯国际
TechInsights 是一家受人尊敬的微电子研究公司，已对华为最新的海思 Kirin 9030 处理器进行了研究，发现其采用了他们所称的 N+3 制造技术，这是中国半导体制造国际公司（SMIC）所能提供的最先进的制造工艺。尽管 TechInsights 声称 SMIC 的 N+3 是朝向 5nm 的一步，但它落后于领先芯片制造商的 5nm 级制造技术。
华为的海思 Kirin 9030 和 Kirin 9030 Pro 是该公司最新的系统级芯片（SoC），为 Mate 80 系列智能手机提供动力。标准版 reportedly 拥有 12 个核心，而 Pro 版则拥有 14 个核心，因此这两款 SoC 在核心数量上超越了华为 2020 年的八核 Kirin 9000（由台积电使用其 5nm 级工艺技术制造），这表明该公司找到了一种方法，可以在不显著增加功耗的情况下挤入更多核心，这显然暗示了新的制造工艺。
实际上，TechInsights 的结构和尺寸分析确认 Kirin 9030 是使用 SMIC 的 N+3 制造技术制造的。然而，正如 SemiAnalysis 所估计的那样，SMIC 的 N+3 并不是一个 5nm 级的制造工艺，正如人们可能认为的那样，而是介于 7nm 和 5nm 之间，因此并不是一个真正的代际飞跃。这仍然意味着 SMIC 已经成功地将其最先进的制造技术推进到 N+1（第一代 7nm 级）和 N+2（第二代 7nm 级）之后，使用的是 2022 年前购买的设备以及一些国内工具。
&#34;Kirin 9030 是使用 SMIC 的 N+3 工艺制造的，这是其之前 7nm（N+2）节点的扩展，&#34; TechInsights 的分析师 Rajesh Krishnamurthy 写道。&#34;然而，从绝对值来看，N+3 仍然远远低于行业的 5nm 工艺，来自台积电和三星。虽然 SMIC 在基于 DUV 的图案化和 DTCO 技术方面进行了显著创新，但该工艺预计将面临重大的良率挑战，特别是由于使用 DUV 多图案化的金属间距的激进缩放。&#34;
TechInsights 的结论并没有透露太多，但至少措辞明确表明 N+3 并不是一个真正的代际飞跃，而是 SMIC 现有 7nm 级技术的增量扩展。通过称其为 N+2 的 “扩展”，分析师们暗示前端缩放基本上已经耗尽：鳍间距（FP）、接触聚合物间距（CPP）和基本晶体管几何形状没有发生实质性变化。相反，SMIC 通过 DUV 驱动的 DTCO 和后端（BEOL）技巧提取剩余的增益（该公司已经使用这些方法使其 N+1 成为 7nm 级节点的可行替代品），而不是通过与台积电或三星的 5nm 级工艺相当的干净节点过渡。
最重要的技术警告是关注使用 DUV 多图案化的激进缩放金属间距，因为多图案化是风险集中之处。使用 DUV 缩放 BEOL 需要多个图案化步骤，这些步骤必须非常精确地对齐，每一步都会增加线条粗糙度（通过错位）和缺陷风险。与 FEOL 不同，FEOL 的性能逐渐下降，BEOL 的良率一旦超过叠加和变异预算就可能突然崩溃，这必须是 TechInsights 明确标记良率挑战而不是原始缩放限制的原因。
总体而言，N+3 表明 SMIC 仍然可以在没有 EUV 的情况下提高密度，但仅在快速上升的成本和下降的良率余地下。这种设计决策使得该工艺更接近于 7nm/6nm 级节点，而不是 5nm 级节点。此外，这表明 SMIC 未来的进展将更依赖于通过 DTCO（这并不是无限的，可以这么说）、创新的高密度库和保守的时钟，而不是进一步的光刻缩小，因为看起来该代工厂在 FEOL 层面只能做到这些。当然，先进的封装仍然是 SMIC 未来扩展的最可行路径，但这对于移动和其他低功耗设备并不真正适用。
<img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b"/>
Google 优选来源
在 Google 新闻上关注 Tom's Hardware ，或 将我们添加为优选来源 ，以便在您的信息流中获取我们的最新新闻、分析和评论。

华为

华为的麒麟 9030 系统芯片，应用于 Mate 80 系列智能手机，基于中芯国际的 N+3 工艺，这是一种先进但不属于 5nm 级别的技术。尽管其核心数量比前代产品更多，但面临产量挑战，并不是一次真正的代际飞跃。中芯国际的 N+3 是其 7nm 级技术的延伸，缺乏台积电和三星 5nm 工艺的缩放能力

When you buy through links on our articles, Future and its syndication partners may earn a commission.
<div class="lb-trans">当您通过我们文章中的链接购买时，Future 及其合作伙伴可能会获得佣金。
</div><img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999" alt="" original-src="https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999"/>
Credit: SMIC
<div class="lb-trans">来源：中芯国际
</div>TechInsights, a respected microelectronics research company, has examined Huawei's latest HiSilicon Kirin 9030 processor and discovered that it was made using what they call N+3 fabrication technology, the most advanced manufacturing process that China's Semiconductor Manufacturing International Corp. (SMIC) has to offer. Although TechInsights claims that SMIC's N+3 is a step towards 5nm, it lags behind 5nm-class fabrication technologies from leading chipmakers.
<div class="lb-trans">TechInsights 是一家受人尊敬的微电子研究公司，已对华为最新的海思 Kirin 9030 处理器进行了研究，发现其采用了他们所称的 N+3 制造技术，这是中国半导体制造国际公司（SMIC）所能提供的最先进的制造工艺。尽管 TechInsights 声称 SMIC 的 N+3 是朝向 5nm 的一步，但它落后于领先芯片制造商的 5nm 级制造技术。
</div>Huawei's HiSilicon Kirin 9030 and Kirin 9030 Pro are the company's latest system-on-chips (SoCs) that power Mate 80-series smartphones. The vanilla version reportedly has 12 cores, whereas the Pro version boasts with 14 cores, so both SoCs beat Huawei's eight-core Kirin 9000 from 2020 (made by TSMC using its 5nm-class process technology) in terms of core count, thus suggesting that the company has found a way to squeeze in more cores without significantly increasing power consumption, something that clearly implies on a new fabrication process.
<div class="lb-trans">华为的海思 Kirin 9030 和 Kirin 9030 Pro 是该公司最新的系统级芯片（SoC），为 Mate 80 系列智能手机提供动力。标准版 reportedly 拥有 12 个核心，而 Pro 版则拥有 14 个核心，因此这两款 SoC 在核心数量上超越了华为 2020 年的八核 Kirin 9000（由台积电使用其 5nm 级工艺技术制造），这表明该公司找到了一种方法，可以在不显著增加功耗的情况下挤入更多核心，这显然暗示了新的制造工艺。
</div>Indeed, TechInsights's structural and dimensional analysis confirms that the Kirin 9030 is made using SMIC's N+3 manufacturing technology. Yet, as estimated by SemiAnalysis, SMIC's N+3 is not a 5nm-class fabrication process, as one might think, but rather something that sits between 7nm and 5nm and therefore is not a real generational leap. This still means that SMIC has managed to advance its most advanced manufacturing technology beyond N+1 (1st Generation 7nm-class) and then N+2 (2nd Generation 7nm-class) using equipment purchased before 2022, as well as some domestic tools.
<div class="lb-trans">实际上，TechInsights 的结构和尺寸分析确认 Kirin 9030 是使用 SMIC 的 N+3 制造技术制造的。然而，正如 SemiAnalysis 所估计的那样，SMIC 的 N+3 并不是一个 5nm 级的制造工艺，正如人们可能认为的那样，而是介于 7nm 和 5nm 之间，因此并不是一个真正的代际飞跃。这仍然意味着 SMIC 已经成功地将其最先进的制造技术推进到 N+1（第一代 7nm 级）和 N+2（第二代 7nm 级）之后，使用的是 2022 年前购买的设备以及一些国内工具。
</div>&#34;The Kirin 9030 is manufactured using SMIC’s N+3 process, a scaled extension of its previous 7nm (N+2) node,&#34; wrote Rajesh Krishnamurthy, an analyst with TechInsights. &#34;However, in absolute terms, N+3 remains substantially less scaled than industry 5nm processes from TSMC and Samsung. While SMIC has executed notable innovations in DUV-based patterning and DTCO techniques, the process is expected to face significant yield challenges, particularly due to aggressively scaled metal pitch using DUV multi-patterning.&#34;
<div class="lb-trans">&#34;Kirin 9030 是使用 SMIC 的 N+3 工艺制造的，这是其之前 7nm（N+2）节点的扩展，&#34; TechInsights 的分析师 Rajesh Krishnamurthy 写道。&#34;然而，从绝对值来看，N+3 仍然远远低于行业的 5nm 工艺，来自台积电和三星。虽然 SMIC 在基于 DUV 的图案化和 DTCO 技术方面进行了显著创新，但该工艺预计将面临重大的良率挑战，特别是由于使用 DUV 多图案化的金属间距的激进缩放。&#34;
</div>TechInsights's conclusion does not reveal much, but at least the wording makes it clear that N+3 is not a true generational leap, but an incremental stretch of SMIC's existing 7nm-class technology. By calling it a 'scaled extension' of N+2, the analysts are signaling that front-end scaling is largely exhausted: fin pitch (FP), contacted poly pitch (CPP), and fundamental transistor geometry have not moved meaningfully. Instead, SMIC is extracting remaining gains through DUV-driven DTCO and back-end-of-line (BEOL) tricks (something the company has already used to make its N+1 a viable alternative for 7nm-class nodes), rather than through a clean node transition comparable to TSMC or Samsung's 5nm-class processes.
<div class="lb-trans">TechInsights 的结论并没有透露太多，但至少措辞明确表明 N+3 并不是一个真正的代际飞跃，而是 SMIC 现有 7nm 级技术的增量扩展。通过称其为 N+2 的 “扩展”，分析师们暗示前端缩放基本上已经耗尽：鳍间距（FP）、接触聚合物间距（CPP）和基本晶体管几何形状没有发生实质性变化。相反，SMIC 通过 DUV 驱动的 DTCO 和后端（BEOL）技巧提取剩余的增益（该公司已经使用这些方法使其 N+1 成为 7nm 级节点的可行替代品），而不是通过与台积电或三星的 5nm 级工艺相当的干净节点过渡。
</div>The most important technical warning is the focus on aggressively scaled metal pitch using DUV multi-patterning, as multi-patterning is where the risk concentrates. Scaling BEOL with DUV requires several patterning steps that must line up extremely precisely, and each step adds to line roughness (via misalignment) and defect risk. Unlike FEOL, where performance degrades gradually, BEOL yield can collapse abruptly once overlay and variability budgets are exceeded, which must be a reason why TechInsights explicitly flags yield challenges rather than raw scaling limits.
<div class="lb-trans">最重要的技术警告是关注使用 DUV 多图案化的激进缩放金属间距，因为多图案化是风险集中之处。使用 DUV 缩放 BEOL 需要多个图案化步骤，这些步骤必须非常精确地对齐，每一步都会增加线条粗糙度（通过错位）和缺陷风险。与 FEOL 不同，FEOL 的性能逐渐下降，BEOL 的良率一旦超过叠加和变异预算就可能突然崩溃，这必须是 TechInsights 明确标记良率挑战而不是原始缩放限制的原因。
</div>In general, N+3 demonstrates that SMIC can still push density upwards without EUV, but only at rapidly rising cost and falling yield headroom. Such design decisions place the process firmly closer to a 7nm/6nm-class nodes rather than to 5nm-class nodes. Furthermore, it signals that SMIC's future progress will rely less on further lithographic shrink and more on design discipline via DTCO (which is not limitless, so to speak), innovative high-density libraries, and conservative clocks, because it looks like the foundry can only do this much on the FEOL level. Of course, advanced packaging remains the most viable path for SMIC's scaling going forward, but that does not really work for mobile and other low-power devices.
<div class="lb-trans">总体而言，N+3 表明 SMIC 仍然可以在没有 EUV 的情况下提高密度，但仅在快速上升的成本和下降的良率余地下。这种设计决策使得该工艺更接近于 7nm/6nm 级节点，而不是 5nm 级节点。此外，这表明 SMIC 未来的进展将更依赖于通过 DTCO（这并不是无限的，可以这么说）、创新的高密度库和保守的时钟，而不是进一步的光刻缩小，因为看起来该代工厂在 FEOL 层面只能做到这些。当然，先进的封装仍然是 SMIC 未来扩展的最可行路径，但这对于移动和其他低功耗设备并不真正适用。
</div><img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b" alt="" original-src="https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b"/>
Google Preferred Source
<div class="lb-trans">Google 优选来源
</div>Follow Tom's Hardware on Google News , or add us as a preferred source , to get our latest news, analysis, &amp; reviews in your feeds.
<div class="lb-trans">在 Google 新闻上关注 Tom's Hardware ，或 将我们添加为优选来源 ，以便在您的信息流中获取我们的最新新闻、分析和评论。
</div>

Huawei's latest mobile is armed with China's most advanced process node to date despite using blacklisted chipmaker — Huawei Kirin 9030 mobile SoC made on SMIC N+3 process, but can't compete with 5nm node

华为最新的手机搭载了中国目前最先进的工艺节点，尽管使用了被列入黑名单的芯片制造商——华为麒麟 9030 移动 SoC 采用中芯国际的 N+3 工艺制造，但仍无法与 5nm 节点相媲美