<p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;收听帖子&#34;]') ?e</p>
<p>高带宽内存是现代人工智能系统中的关键组件，尤其是在运行大规模训练模型时——在 2026 年国际消费电子展（CES）上，Micron、三星和 SK 海力士的内存三巨头展示了他们的 HBM4 产品。此次展会的重点是传达 HBM4 设备的准备情况，以应对威胁人工智能扩展的 “内存墙”。</p>
<p>HBM4 承诺为内存墙提供解决方案——这是一个瓶颈，数据处理速度超过了内存将数据传输给处理器的能力——通过对高带宽内存技术进行最重要的架构改造。它是专为下一代人工智能加速器和数据中心工作负载而设计，以实现带宽、效率和系统级定制的重大提升。</p>
<p>HBM4，第六代高带宽内存技术，通过超越渐进式速度提升，完全重新设计内存接口，几乎将早期 HBM3 设备的性能提升了三倍，这些设备推动了生成性人工智能浪潮的第一波。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE"/></p>
<p><em>HBM4，半导体技术的代际飞跃，正在重写人工智能基础设施的规则。（来源：SK 海力士）</em></p>
<p>HBM4 通过集成逻辑芯片，将内存堆栈转变为一个可以在数据到达主人工智能处理器之前处理基本数据的协处理器，代表了内存架构的另一个根本性转变。这标志着仅计算时代的结束，同时将内存从一个被动存储单元转变为一个主动组件。</p>
<p>HBM4 热潮的主要驱动因素是 Nvidia 的 Rubin GPU 平台，目前已进入生产阶段，并将自己定位为早期 HBM4 设备的首个和唯一消费者。Micron、三星和 SK 海力士据报道已开始向 Nvidia 交付 HBM4 样品，并计划在 2026 年开始大规模生产 HBM4 芯片。</p>
<h3><strong>SK 海力士在 2026 年 CES</strong></h3>
<p>在 2026 年 CES 上，SK 海力士作为当前 HBM 市场的领导者，占据全球市场超过 50% 的份额，推出了一款具有 48GB 容量的 16 层 HBM4 设备。通过将 DRAM 堆叠至 16 层，它显著提升了容量和速度，带宽超过 2 TB 每秒。SK 海力士计划在 2026 年第三季度开始大规模生产这些 HBM4 设备。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc"/></p>
<p><em>转向 16 层 HBM4 堆栈面临着巨大的工程挑战。（来源：SK 海力士）</em></p>
<p>SK 海力士利用其专有的质量回流模塑填充（MR-MUF）技术，将单个 DRAM 晶圆薄至惊人的 30 微米，以符合 JEDEC 严格的 775 微米高度限制。在这里，MR-MUF 加热并连接 HBM 产品中所有垂直堆叠的芯片，使其更高效。</p>
<p>SK 海力士的 16 层 HBM4 设备的另一个显著亮点是与台积电的合作，采用 12 纳米逻辑作为基础芯片，作为 HBM4 堆栈的控制逻辑或 “大脑”。这种从基于内存的节点转向逻辑节点的转变，实际上将 HBM4 变成了一个可以针对特定人工智能工作负载定制的内存解决方案。</p>
<h3><strong>三星回归</strong></h3>
<p>与 SK 海力士与台积电合作 HBM4 逻辑芯片不同，三星在其代工厂的 4 纳米工艺节点上制造逻辑芯片，同时在一个屋檐下处理 3D 封装。这使其成为唯一一个提供从硅到最终封装的全套解决方案的 HBM4 供应商。</p>
<p>此外，与采用传统 MR-MUF 技术制造 16 层 HBM4 的 SK 海力士不同，三星正在加速采用混合键合，这是一种将铜垫直接熔合到铜上的工艺，无需传统微凸点。这显著降低了堆叠高度并改善了热散发，业界视其为应对下一代制造挑战的长期解决方案。</p>
<p>然而，三星在 HBM4 领域最显著的飞跃是采用 1c DRAM 工艺技术，这显著提高了能效，三星消息来源称。这是一个关键优势，因为数据中心运营商一直在应对超过 1000 瓦的 GPU 的热需求。根据 TrendForce，三星已开始生产其 1c DRAM，产量据报道接近 80% 的大规模生产目标。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM"/></p>
<p><em>在 HBM 技术上落后于 SK 海力士后，三星正试图通过提升其 DRAM 和逻辑芯片技术来区分其 HBM4 产品。（来源：三星）</em></p>
<p>虽然三星已向 Nvidia 的 Rubin 人工智能加速器交付样品，并可能在 SK 海力士和 Micron 之前获得资格，但它已经通过了 Broadcom 最新一代 TPU 的系统封装（SiP）测试。因此，在过去几年落后于 SK 海力士后，三星正在从 HBM3e 的挫折中反弹。</p>
<h3><strong>HBM4 内存战争</strong></h3>
<p>作为 HBM 三巨头的第三位成员，Micron Technology 也满足了 Nvidia 对 Rubin 人工智能加速器的 HBM4 规格，并已交付最终客户样品。这家位于爱达荷州博伊西的内存芯片制造商正在积极扩大其 12 层、36 GB HBM 设备的生产能力，具有 2048 位接口。它的目标是在 2026 年底之前达到 15000 片专用于 HBM4 生产的晶圆产能。</p>
<p>与此同时，行业报告称，Nvidia 在 2025 年第三季度修订了其 Rubin GPU 的 HBM4 规格，将每引脚速度要求提高至 11 Gbps 以上。因此，Micron、三星和 SK 海力士重新提交了 HBM4 样品，并继续根据 Nvidia 更严格的要求完善其设计。</p>
<p>然而，HBM4 有望成为一种基础技术，决定 AI 加速器训练下一代智能 AI 模型的能力。难怪美光、三星和 SK 海力士这三家公司正在将大量晶圆产能从传统的 DDR5 和移动内存中转移出来。</p>
<p>随着我们进入 2026 年，内存行业正密切关注美光、三星和 SK 海力士的 HBM4 设备的早期生产良率——2026 年可能会成为这些内存芯片制造商的又一个里程碑年。</p>
<h5>另见：</h5>
<p>JEDEC 最终确定 HBM4 标准</p>
<p>HBM 创新超越标准开发</p>
<p>SK 海力士凭借首个 HBM4 维持内存领导地位</p>

美光科技

<p>在 2026 年国际消费电子展（CES）上，高带宽内存（HBM4）成为了一个关键焦点，美光、三星和 SK 海力士展示了各自的进展。HBM4 解决了人工智能系统中的内存瓶颈，承诺在带宽和效率上带来显著改善。SK 海力士展示了一款 16 层的 HBM4 设备，容量为 48GB，而三星则推出了一种独特的 1c DRAM 工艺，以提高能效。美光也在加大其 HBM4 芯片的生产。这些公司的竞争突显了内存技术在人工智能应用中的持续演变</p>

<p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;Listen to Post&#34;]') ?&gt;</p>
<div class="lb-trans"><p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;收听帖子&#34;]') ?e</p>
</div><p>High-bandwidth memory, a critical component in modern AI systems—particularly for running large-scale training models—was a centerpiece at CES 2026, with the memory trio of Micron, Samsung, and SK hynix holding their HBM4 cards. It was all about telegraphing the readiness of HBM4 devices, which address the “memory wall” that threatens to plateau AI scaling.</p>
<div class="lb-trans"><p>高带宽内存是现代人工智能系统中的关键组件，尤其是在运行大规模训练模型时——在 2026 年国际消费电子展（CES）上，Micron、三星和 SK 海力士的内存三巨头展示了他们的 HBM4 产品。此次展会的重点是传达 HBM4 设备的准备情况，以应对威胁人工智能扩展的 “内存墙”。</p>
</div><p>HBM4 is promising a solution to the memory wall—the bottleneck where data processing speeds outpace the ability of memory to feed that data to the processor—by carrying out the most significant architectural overhaul of high-bandwidth memory technology. It is purpose-built for next-generation AI accelerators and data center workloads to deliver major gains in bandwidth, efficiency, and system-level customization.</p>
<div class="lb-trans"><p>HBM4 承诺为内存墙提供解决方案——这是一个瓶颈，数据处理速度超过了内存将数据传输给处理器的能力——通过对高带宽内存技术进行最重要的架构改造。它是专为下一代人工智能加速器和数据中心工作负载而设计，以实现带宽、效率和系统级定制的重大提升。</p>
</div><p>HBM4, the sixth-generation high-bandwidth memory technology, does that by moving beyond incremental speed bumps to a complete redesign of the memory interface; it nearly triples the performance of early HBM3 devices that powered the first wave of the generative AI boom.</p>
<div class="lb-trans"><p>HBM4，第六代高带宽内存技术，通过超越渐进式速度提升，完全重新设计内存接口，几乎将早期 HBM3 设备的性能提升了三倍，这些设备推动了生成性人工智能浪潮的第一波。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg?resize=616%2C371"/></p>
<p><em>HBM4, a generational leap in semiconductor technology, is rewriting the rules of AI infrastructure. (Source: SK hynix)</em></p>
<div class="lb-trans"><p><em>HBM4，半导体技术的代际飞跃，正在重写人工智能基础设施的规则。（来源：SK 海力士）</em></p>
</div><p>HBM4 represents another fundamental shift in memory architecture by integrating logic die and turning the memory stack into a co-processor that can handle basic data before it reaches the main AI processor. That marks the end of the compute-only era while transforming memory from a passive storage bin to an active component.</p>
<div class="lb-trans"><p>HBM4 通过集成逻辑芯片，将内存堆栈转变为一个可以在数据到达主人工智能处理器之前处理基本数据的协处理器，代表了内存架构的另一个根本性转变。这标志着仅计算时代的结束，同时将内存从一个被动存储单元转变为一个主动组件。</p>
</div><p>The primary driver of the HBM4 frenzy is Nvidia’s Rubin GPU platform, now in production and positioning itself as the initial and exclusive consumer of early HBM4 devices. Micron, Samsung, and SK hynix have reportedly started delivering HBM4 samples to Nvidia, and they are planning to begin mass manufacturing of HBM4 chips in 2026.</p>
<div class="lb-trans"><p>HBM4 热潮的主要驱动因素是 Nvidia 的 Rubin GPU 平台，目前已进入生产阶段，并将自己定位为早期 HBM4 设备的首个和唯一消费者。Micron、三星和 SK 海力士据报道已开始向 Nvidia 交付 HBM4 样品，并计划在 2026 年开始大规模生产 HBM4 芯片。</p>
</div><h3><strong>SK Hynix at CES 2026</strong></h3>
<div class="lb-trans"><h3><strong>SK 海力士在 2026 年 CES</strong></h3>
</div><p>At CES 2026, SK hynix, the current HBM leader commanding more than 50% of the global market, unveiled a 16-layer HBM4 device with 48 gigabytes of capacity. By stacking DRAM up to 16 layers, it significantly boosts both capacity and speed, achieving bandwidth exceeding 2 TB per second. SK Hynix is planning to begin mass production of these HBM4 devices in the third quarter of 2026.</p>
<div class="lb-trans"><p>在 2026 年 CES 上，SK 海力士作为当前 HBM 市场的领导者，占据全球市场超过 50% 的份额，推出了一款具有 48GB 容量的 16 层 HBM4 设备。通过将 DRAM 堆叠至 16 层，它显著提升了容量和速度，带宽超过 2 TB 每秒。SK 海力士计划在 2026 年第三季度开始大规模生产这些 HBM4 设备。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_681059.jpeg?resize=640%2C567"/></p>
<p><em>The transition to 16-layer HBM4 stacks presents formidable engineering challenges. (Source: SK</em> <em>H</em> <em>ynix)</em></p>
<div class="lb-trans"><p><em>转向 16 层 HBM4 堆栈面临着巨大的工程挑战。（来源：SK 海力士）</em></p>
</div><p>SK Hynix utilized its proprietary Mass Reflow Molded Underfill (MR-MUF) technology to thin individual DRAM wafers to a staggering 30 µm to fit within JEDEC’s strict 775-µm height limit. Here, MR-MUF heats and interconnects all the vertically stacked chips in HBM products, making it more efficient.</p>
<div class="lb-trans"><p>SK 海力士利用其专有的质量回流模塑填充（MR-MUF）技术，将单个 DRAM 晶圆薄至惊人的 30 微米，以符合 JEDEC 严格的 775 微米高度限制。在这里，MR-MUF 加热并连接 HBM 产品中所有垂直堆叠的芯片，使其更高效。</p>
</div><p>Another notable highlight of SK Hynix’s 16-layer HBM4 device is the Korean memory giant’s alliance with TSMC to incorporate 12-nm logic as the base die, serving as the control logic or brain of the HBM4 stack. This shift from memory-based nodes to logic nodes effectively turns HBM4 into a custom memory solution that can be tailored for specific AI workloads.</p>
<div class="lb-trans"><p>SK 海力士的 16 层 HBM4 设备的另一个显著亮点是与台积电的合作，采用 12 纳米逻辑作为基础芯片，作为 HBM4 堆栈的控制逻辑或 “大脑”。这种从基于内存的节点转向逻辑节点的转变，实际上将 HBM4 变成了一个可以针对特定人工智能工作负载定制的内存解决方案。</p>
</div><h3><strong>Samsung is back</strong></h3>
<div class="lb-trans"><h3><strong>三星回归</strong></h3>
</div><p>Unlike SK Hynix, which has joined hands with TSMC for HBM4’s logic die, Samsung has manufactured the logic die in its foundry’s 4-nm process node while handling 3D packaging under one roof. That makes it the only HBM4 supplier with a turnkey solution that controls the entire stack from silicon to final packaging.</p>
<div class="lb-trans"><p>与 SK 海力士与台积电合作 HBM4 逻辑芯片不同，三星在其代工厂的 4 纳米工艺节点上制造逻辑芯片，同时在一个屋檐下处理 3D 封装。这使其成为唯一一个提供从硅到最终封装的全套解决方案的 HBM4 供应商。</p>
</div><p>Moreover, unlike SK Hynix, which employs traditional MR-MUF technology to manufacture 16-layer HBM4, Samsung is racing ahead with hybrid bonding, a process in which copper pads are fused directly to copper without the use of traditional micro-bumps. It significantly reduces stack height and improves thermal dissipation, and the industry sees it as a long-term solution to next-generation manufacturing challenges.</p>
<div class="lb-trans"><p>此外，与采用传统 MR-MUF 技术制造 16 层 HBM4 的 SK 海力士不同，三星正在加速采用混合键合，这是一种将铜垫直接熔合到铜上的工艺，无需传统微凸点。这显著降低了堆叠高度并改善了热散发，业界视其为应对下一代制造挑战的长期解决方案。</p>
</div><p>However, Samsung’s most notable leap in the HBM4 realm comes with the adoption of 1c DRAM process technology, which significantly improves energy efficiency, according to Samsung sources. That is a critical advantage because data center operators have been struggling with the thermal demands of GPUs exceeding 1,000 watts. According to TrendForce, Samsung has started production of its 1c DRAM with yields reportedly nearing its 80% mass-production target.</p>
<div class="lb-trans"><p>然而，三星在 HBM4 领域最显著的飞跃是采用 1c DRAM 工艺技术，这显著提高了能效，三星消息来源称。这是一个关键优势，因为数据中心运营商一直在应对超过 1000 瓦的 GPU 的热需求。根据 TrendForce，三星已开始生产其 1c DRAM，产量据报道接近 80% 的大规模生产目标。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg?resize=640%2C353"/></p>
<p><em>After falling behind SK</em> <em>H</em> <em>ynix in HBM technology, Samsung is attempting to differentiate its HBM4 offerings by enhancing its DRAM and logic die technologies. (Source: Samsung)</em></p>
<div class="lb-trans"><p><em>在 HBM 技术上落后于 SK 海力士后，三星正试图通过提升其 DRAM 和逻辑芯片技术来区分其 HBM4 产品。（来源：三星）</em></p>
</div><p>While Samsung has delivered samples for Nvidia’s Rubin AI accelerators and is likely to qualify before SK Hynix and Micron, it has already passed Broadcom’s system-in-package (SiP) testing for Google’s latest-generation TPUs. So, after falling behind SK Hynix in past years, Samsung is bouncing back from its HBM3e setbacks.</p>
<div class="lb-trans"><p>虽然三星已向 Nvidia 的 Rubin 人工智能加速器交付样品，并可能在 SK 海力士和 Micron 之前获得资格，但它已经通过了 Broadcom 最新一代 TPU 的系统封装（SiP）测试。因此，在过去几年落后于 SK 海力士后，三星正在从 HBM3e 的挫折中反弹。</p>
</div><h3><strong>The HBM4 memory war</strong></h3>
<div class="lb-trans"><h3><strong>HBM4 内存战争</strong></h3>
</div><p>Micron Technology, the third member of the HBM troika, has also met Nvidia’s HBM4 specifications for Rubin AI accelerators, and it has delivered final customer samples. The Boise, Idaho-based memory chipmaker has been aggressively expanding manufacturing capacity for its 12-layer, 36 GB HBM devices featuring a 2,048-bit interface. It is targeting a capacity of 15,000 wafers dedicated to HBM4 manufacturing by the end of 2026.</p>
<div class="lb-trans"><p>作为 HBM 三巨头的第三位成员，Micron Technology 也满足了 Nvidia 对 Rubin 人工智能加速器的 HBM4 规格，并已交付最终客户样品。这家位于爱达荷州博伊西的内存芯片制造商正在积极扩大其 12 层、36 GB HBM 设备的生产能力，具有 2048 位接口。它的目标是在 2026 年底之前达到 15000 片专用于 HBM4 生产的晶圆产能。</p>
</div><p>Meanwhile, industry reports claim that Nvidia revised the HBM4 specifications for its Rubin GPUs in the third quarter of 2025, raising the required per-pin speed to above 11 Gbps. As a result, Micron, Samsung, and SK Hynix resubmitted HBM4 samples and continue to refine their designs in response to Nvidia’s more stringent requirements.</p>
<div class="lb-trans"><p>与此同时，行业报告称，Nvidia 在 2025 年第三季度修订了其 Rubin GPU 的 HBM4 规格，将每引脚速度要求提高至 11 Gbps 以上。因此，Micron、三星和 SK 海力士重新提交了 HBM4 样品，并继续根据 Nvidia 更严格的要求完善其设计。</p>
</div><p>Nevertheless, HBM4 is poised to become a foundational technology that will determine AI accelerators’ ability to train next-generation agentic AI models. No wonder the HBM trio of Micron, Samsung, and SK Hynix is diverting massive amounts of wafer capacity away from traditional DDR5 and mobile memory.</p>
<div class="lb-trans"><p>然而，HBM4 有望成为一种基础技术，决定 AI 加速器训练下一代智能 AI 模型的能力。难怪美光、三星和 SK 海力士这三家公司正在将大量晶圆产能从传统的 DDR5 和移动内存中转移出来。</p>
</div><p>As we enter 2026, the memory industry is closely watching early production yields of HBM4 devices from Micron, Samsung, and SK Hynix—and 2026 is likely to be another landmark year for these memory chipmakers.</p>
<div class="lb-trans"><p>随着我们进入 2026 年，内存行业正密切关注美光、三星和 SK 海力士的 HBM4 设备的早期生产良率——2026 年可能会成为这些内存芯片制造商的又一个里程碑年。</p>
</div><h5>See also:</h5>
<div class="lb-trans"><h5>另见：</h5>
</div><p>JEDEC finalizes HBM4 standard</p>
<div class="lb-trans"><p>JEDEC 最终确定 HBM4 标准</p>
</div><p>HBM Innovation Outpaces Standards Development</p>
<div class="lb-trans"><p>HBM 创新超越标准开发</p>
</div><p>SK hynix Maintains Memory Leadership with First HBM4</p>
<div class="lb-trans"><p>SK 海力士凭借首个 HBM4 维持内存领导地位</p>
</div>

The State of HBM4 Chronicled at CES 2026

- 高带宽内存 HBM4 在 CES 2026 上成为焦点，为 AI 提供新解决方案。  
- SK hynix、三星和美光三家巨头正在积极推进 HBM4 的生产与应用。  
- HBM4 提供显著带宽提升，有望改变 AI 基础设施格局。

HBM4 的现状在 2026 年 CES 上被详细记录