<ul>
<li>台积电推出 A13 和 N2U 芯片技术，利用现有的 ASML EUV 设备</li>
</ul><ul>
<li>台积电计划为 AI 开发先进的芯片封装技术，以实现更大、更复杂的芯片集成</li>
</ul><ul>
<li>专家指出，先进封装带来了新的技术挑战，而台积电尚未着手解决这些问题</li>
</ul><p>By Stephen Nellis 和 Max A. Cherney</p><p>美国加利福尼亚州圣克拉拉，4 月 22 日（路透社）- 台湾积体电路制造公司（TSMC）周三展示了其最新一代芯片制造技术，并表示预计能够在无需采购 ASML 昂贵新设备的情况下，制造出更小、更快的芯片。</p><p>为全球巨头如英伟达（NVDA.O）、苹果（AAPL.O）和谷歌（GOOGL.O）等公司制造芯片的全球巨头台积电（2330.TW），展示了两项芯片制造技术的改进：一项名为 A13，将于 2029 年投入量产，很可能用于人工智能芯片；另一项名为 N2U，是一种更具性价比的选项，可用于制造手机、笔记本电脑以及人工智能芯片所需的芯片。</p><p>对于台积电周三展示的所有技术，其计划是从荷兰供应商 ASML（ASML.AS）现有的极紫外光刻（EUV）设备中挖掘更多潜力，而不是转向新一代 “高数值孔径（High NA）” EUV 设备。后者每台价格高达 4 亿美元，约为旧款设备成本的两倍。</p><p>台积电副共同首席运营官兼高级副总裁 Kevin Zhang 在接受路透社采访时说：“我认为我们的研发在利用现有 EUV 技术的同时制定激进的工艺缩放路线图方面表现卓越。这确实是我们的优势所在。”</p><p>然而，更小、更快芯片带来的性能提升相对有限，因此台积电还展示了将复杂 AI 芯片拼接在一起的新技术计划，这也是分析人士预期像英伟达这样的公司在未来几年获得最大性能提升的关键领域。目前英伟达的 Vera Rubin 等产品（将于今年推出，由台积电制造）包含两个大型计算芯片和八层高带宽内存堆栈，而台积电周三表示，到 2028 年，它将具备将 10 个大型芯片和 20 个内存堆栈拼接在一起的能力。</p><p>以英特尔首席执行官戈登·摩尔（Gordon Moore）的名字命名的摩尔定律曾预测，计算能力每两年翻一番，同时成本减半。近年来，包括英伟达首席执行官黄仁勋在内的部分人士已表示，该定律不再适用。</p><p>TechInsights 副主席 Dan Hutcheson 表示，台积电通过其将多个芯片拼接在一起的技术，实际上正在延续摩尔定律。</p><p>他在接受采访时表示：“摩尔定律正从封装内的单体单芯片演变为多芯片封装。”“这使得功率和性能的提升成为可能。”</p><p>但将芯片拼接在一起也带来了自身的挑战。芯片在运行时会发热，且用于封装它们的材料以不同的速率膨胀，从而为芯片设计师带来了一组全新的挑战。</p><p>咨询公司 More Than Moore 的首席分析师 Ian Cutress 指出，大型芯片封装可能会弯曲和开裂，这是英伟达 Rubin AI 处理器面临的问题。</p><p>Cutress 表示：“（台积电）并未直接说明他们如何解决这些挑战。”</p>

台积电

标普半导体 ETF - SPDR

半导体 ETF - VanEck Vectors

费城交易所 半导体 ETF - iShares

2 倍做多台积电 ETF - Direxion

2 倍做多 TSM ETF - GraniteShares

2 倍做多 TSM ETF - Leverage Shares

半导体 3 倍做多 - Direxion

<ul>
<li>TSMC introduces A13 and N2U chip technologies, leveraging existing ASML EUV machines</li>
</ul>
<div class="lb-trans"><ul>
<li>台积电推出 A13 和 N2U 芯片技术，利用现有的 ASML EUV 设备</li>
</ul></div><ul>
<li>TSMC plans advanced chip-packaging for AI, enabling larger, more complex chips</li>
</ul>
<div class="lb-trans"><ul>
<li>台积电计划为 AI 开发先进的芯片封装技术，以实现更大、更复杂的芯片集成</li>
</ul></div><ul>
<li>Experts note advanced packaging brings new technical challenges, which TSMC has yet to address</li>
</ul>
<div class="lb-trans"><ul>
<li>专家指出，先进封装带来了新的技术挑战，而台积电尚未着手解决这些问题</li>
</ul></div><p>By Stephen Nellis and Max A. Cherney</p>
<div class="lb-trans"><p>By Stephen Nellis 和 Max A. Cherney</p></div><p>SANTA CLARA, California, April 22 (Reuters) - Taiwan Semiconductor Manufacturing Co on Wednesday showed its newest generation of chip manufacturing technology, saying it expects to be able to create smaller, faster chips without requiring expensive new machines from ASML.</p>
<div class="lb-trans"><p>美国加利福尼亚州圣克拉拉，4 月 22 日（路透社）- 台湾积体电路制造公司（TSMC）周三展示了其最新一代芯片制造技术，并表示预计能够在无需采购 ASML 昂贵新设备的情况下，制造出更小、更快的芯片。</p></div><p>TSMC (2330.TW) , the global giant that makes chips for Nvidia (NVDA.O) , Apple (AAPL.O) and Google (GOOGL.O) , among many others, showed two improvements of chipmaking technology: One called A13, which will go into production in 2029 and likely be used for artificial intelligence chips, and one called N2U, a more affordable option that can be used to make chips for phones and laptops, as well as AI chips.</p>
<div class="lb-trans"><p>为全球巨头如英伟达（NVDA.O）、苹果（AAPL.O）和谷歌（GOOGL.O）等公司制造芯片的全球巨头台积电（2330.TW），展示了两项芯片制造技术的改进：一项名为 A13，将于 2029 年投入量产，很可能用于人工智能芯片；另一项名为 N2U，是一种更具性价比的选项，可用于制造手机、笔记本电脑以及人工智能芯片所需的芯片。</p></div><p>For all of the technologies TSMC showed on Wednesday, it is planning to squeeze more gains out of its existing extreme-ultraviolet lithography (EUV) machines from Dutch supplier ASML (ASML.AS) , rather than move to a newer generation of “high NA” EUV machines, which, at $400 million each, are roughly double the cost of the older machines.</p>
<div class="lb-trans"><p>对于台积电周三展示的所有技术，其计划是从荷兰供应商 ASML（ASML.AS）现有的极紫外光刻（EUV）设备中挖掘更多潜力，而不是转向新一代 “高数值孔径（High NA）” EUV 设备。后者每台价格高达 4 亿美元，约为旧款设备成本的两倍。</p></div><p>“This is where I think our R&amp;D has done exceptionally well in terms of leveraging existing EUV technology while setting an aggressive technology scaling roadmap,” Kevin Zhang, deputy co-chief operations officer and senior vice president, told Reuters. “This is definitely a strength.”</p>
<div class="lb-trans"><p>台积电副共同首席运营官兼高级副总裁 Kevin Zhang 在接受路透社采访时说：“我认为我们的研发在利用现有 EUV 技术的同时制定激进的工艺缩放路线图方面表现卓越。这确实是我们的优势所在。”</p></div><p>But the gains from smaller and faster chips are modest, and TSMC also showed plans for new technologies in stitching complex AI chips together, which is where analysts expect companies like Nvidia to get the most performance gains in coming years. Where current AI offerings like Nvidia’s Vera Rubin, which will come out this year and is made by TSMC, have two large computing chips and eight stacks of high-bandwidth memory, TSMC on Wednesday said that by 2028 it will have the ability to stitch together 10 large chips and 20 memory stacks.</p>
<div class="lb-trans"><p>然而，更小、更快芯片带来的性能提升相对有限，因此台积电还展示了将复杂 AI 芯片拼接在一起的新技术计划，这也是分析人士预期像英伟达这样的公司在未来几年获得最大性能提升的关键领域。目前英伟达的 Vera Rubin 等产品（将于今年推出，由台积电制造）包含两个大型计算芯片和八层高带宽内存堆栈，而台积电周三表示，到 2028 年，它将具备将 10 个大型芯片和 20 个内存堆栈拼接在一起的能力。</p></div><p>Named after Intel CEO Gordon Moore, his eponymous law predicted that computing power would roughly double every two years while at the same time get cheaper. In recent years, some such as Nvidia’s CEO Jensen Huang have said that it no longer holds true.</p>
<div class="lb-trans"><p>以英特尔首席执行官戈登·摩尔（Gordon Moore）的名字命名的摩尔定律曾预测，计算能力每两年翻一番，同时成本减半。近年来，包括英伟达首席执行官黄仁勋在内的部分人士已表示，该定律不再适用。</p></div><p>TSMC is effectively extending Moore’s law through the company’s technology that stitches multiple chips together, according to Dan Hutcheson, vice chair of TechInsights.</p>
<div class="lb-trans"><p>TechInsights 副主席 Dan Hutcheson 表示，台积电通过其将多个芯片拼接在一起的技术，实际上正在延续摩尔定律。</p></div><p>“Moore’s law is morphing from a monolithic, single die in a package to multi-die in a package,” he said in an interview. “And that allows the power and performance gains.”</p>
<div class="lb-trans"><p>他在接受采访时表示：“摩尔定律正从封装内的单体单芯片演变为多芯片封装。”“这使得功率和性能的提升成为可能。”</p></div><p>But stitching together chips brings challenges of its own. The chips get hot as they operate, and the different materials used to package them together expand at different rates, creating a fresh set of challenges for chip designers.</p>
<div class="lb-trans"><p>但将芯片拼接在一起也带来了自身的挑战。芯片在运行时会发热，且用于封装它们的材料以不同的速率膨胀，从而为芯片设计师带来了一组全新的挑战。</p></div><p>Large chip packages can bend and crack, which were issues for Nvidia’s Rubin AI processor, according to Ian Cutress, chief analyst at consultancy More Than Moore.</p>
<div class="lb-trans"><p>咨询公司 More Than Moore 的首席分析师 Ian Cutress 指出，大型芯片封装可能会弯曲和开裂，这是英伟达 Rubin AI 处理器面临的问题。</p></div><p>”(TSMC) aren’t addressing directly how they are solving those challenges,” Cutress said.</p>
<div class="lb-trans"><p>Cutress 表示：“（台积电）并未直接说明他们如何解决这些挑战。”</p></div>

TSMC shows smaller, faster chips without a pricey new tool from ASML

- 台积电展示了 A13 和 N2U 芯片技术，预计将于 2029 年投产。  
- 计划通过现有 EUV 设备制造更小更快的芯片，而非购买新设备。  
- 然而，复杂 AI 芯片集成面临性能与热管理的新挑战。

台积电展示无需 ASML 昂贵新设备即可实现更小、更快的芯片技术