<p>中国的芯片设计软件行业正在支持华为技术公司雄心勃勃的新架构，旨在生产能够与全球领先产品竞争的芯片，但分析师警告称，地方企业在打破美国竞争对手的市场垄断之前，仍面临陡峭的上升之路。作为主要的中国电子设计自动化（EDA）提供商，华大九天成为了这一新芯片制造方法的最新支持者。该公司最近推出了 Argus，一种用于三维集成电路（3D IC）设计的新物理验证平台，集成在其不断扩展的工具套件中。它将 3D IC 技术描述为实施华为 “Tau Scaling Law” 的 “关键载体”。这一公告是在北京大学的研究人员声称取得突破后发布的，他们展示了一种使用 “真实 3D” 方法的 EDA 工具原型，声称与华为的 LogicFolding 架构兼容。这一里程碑的发布恰好是在华为上个月底推出其 Tau Scaling 框架的前一天。作为摩尔定律的替代方案，Tau Scaling Law 将芯片开发的重点从缩小晶体管转向压缩信号在系统中的传播时间。通过将平面电路垂直堆叠成 3D 结构，采用 “LogicFolding” 方法，旨在在不依赖于受美国制裁限制的先进西方光刻设备的情况下，匹配领先芯片的晶体管密度和性能。这一系列发展凸显了中国半导体行业如何迅速适应华为的范式转变。支持这一新架构需要能够处理硅行为新复杂数学模型的专业 EDA 工具。然而，关于这些新兴工具是否能够立即融入商业工作流程，仍然存在严重质疑。业内人士表示，中国的国内 EDA 工具包在其更广泛的半导体自给自足努力中仍然是一个薄弱环节。“中国能否开发出自己的支持 EDA 设计和仿真工具，对于 Tau Scaling Law 的采用来说是一个非常困难的挑战，” 中国人工智能芯片公司 ListenAI 的市场副总裁韩朝阳表示。他补充道，这样的发展不仅需要华为的突破，还需要国内芯片供应链的协调努力。“传统的 EDA 是为 [二维] 平面布线设计的，而 3D 折叠需要多层布局和布线、跨层时序收敛和跨层电源完整性分析，” 中国半导体研究公司 ICwise 在 5 月底的一份研究报告中表示。它补充道，国内和国际研究人员仍在追赶这一领域。ICwise 预计，这一步骤至少需要四到五年的工程实施。尽管如此，分析师认为，主要的国内 EDA 提供商将从华为到 2031 年实现 1.4 纳米等效芯片的雄心目标中受益。国内 EDA 预计将从 “用海外工具填补空白” 转向 “以国内流程、架构和系统为导向的协同创新”，华创证券分析师吴明远在 5 月底的一份研究报告中表示。具备流程协作、制造数据闭环系统和客户生态系统定位能力的供应商预计将首先受益，吴指出，华大九天、Primarius Technologies 和 Semitronix 这三家上市的国内 EDA 提供商是最大的受益者之一。尽管围绕 Tau Scaling 进展的乐观情绪，但这三家公司仍在美国技术公司 Synopsys、Cadence Design Systems 和 Siemens EDA 的阴影下运作。“中国无法构建具有竞争力的 EDA 工具，因为软件复杂性没有物理上限，” 研究公司 SemiAnalysis 在最近的一份报告中表示，并补充说，中国供应商更可能在服务中国成熟节点市场时 “稳定在 5 亿到 10 亿美元的收入”。目前，地方工具大多只能处理孤立的方面，但主要障碍是缺乏国内的 “全流程” 数字解决方案。相比之下，Synopsys 和 Cadence 提供端到端的集成生态系统。尽管如此，SemiAnalysis 的数据表明，近年来，国内公司在北京推动芯片自给自足的背景下，获得了更大的全球市场份额。根据 SemiAnalysis 的数据，中国的 EDA 收入从 2018 年到 2024 年上升，其全球市场份额从 0.9% 上升到 5.3%。这三家上市的中国 EDA 供应商在 2024 年共同创造了 3.08 亿美元的收入，占全球市场的约 1.8%。</p>

铿腾电子

华大九天

新思科技

SNPX

<p>中国的芯片设计软件行业正在支持华为的新 “Tau Scaling Law” 架构，该架构利用 3D 集成技术绕过美国制裁。尽管像华大九天这样的公司正在开发支持的 EDA 工具，但分析师警告称，存在重大技术障碍，并且在国内解决方案能够与美国巨头如新思科技和铿腾电子相抗衡之前，还需要数年的时间。尽管面临这些挑战，中国的 EDA 供应商预计将受益于对协同创新需求的增加，其全球市场份额稳步上升</p>

<p>China’s chip design software industry is rallying behind Huawei Technologies’ ambitious new architecture aimed at producing chips that can rival leading global products, but analysts warn a steep uphill climb remains before local players can break the market stranglehold of US rivals. Empyrean Technology, a major Chinese electronic design automation (EDA) provider, became the latest supporter of the new chipmaking methodology. The company recently unveiled Argus, a new physical verification platform for three-dimensional integrated circuit (3D IC) design, integrated into its expanding suite of tools. It described 3D IC technology as “a key carrier” for implementing Huawei’s “Tau Scaling Law”. The announcement followed a claimed breakthrough by researchers at Peking University, who unveiled a prototype EDA tool using a “true-3D” approach, said to be compatible with Huawei’s LogicFolding architecture. That milestone came just one day after Huawei introduced its Tau Scaling framework late last month. Presented as an alternative to Moore’s Law, the Tau Scaling Law shifts the focus of chip development from shrinking transistors to compressing signal travel time across a system. By stacking flat circuits vertically into 3D structures through “LogicFolding”, the approach aims to match the transistor density and performance of leading-edge chips without relying on advanced Western lithography equipment restricted by US sanctions. The string of developments underscores how China’s semiconductor industry is rushing to adapt to Huawei’s paradigm shift. Supporting the new architecture requires specialised EDA tools capable of handling new, complex mathematical models for silicon behaviour. Yet serious questions remain over whether these nascent tools can be immediately integrated into commercial workflows. Industry insiders said China’s domestic EDA toolkits remained a weak link in its broader semiconductor self-sufficiency drive. “Whether China can develop its own supporting EDA design and simulation tools is a very difficult thing to crack for the adoption of Tau Scaling Law,” said Han Chaoyang, vice-president of marketing at Chinese artificial intelligence chip company ListenAI. Such development would require not only Huawei’s breakthrough, but coordinated efforts across the domestic chip supply chain, he added. “Traditional EDA is designed for [two-dimensional] planar routing, while 3D folding requires multi-layer layout and routing, cross-layer timing convergence, and cross-layer power integrity analysis,” Chinese semiconductor research firm ICwise said in a research note in late May. Domestic and international researchers were still catching up on this area, it added. ICwise expected the step to take at least four or five years of engineering implementation. Still, analysts believed major domestic EDA providers would benefit from opportunities brought by Huawei’s ambitious target of achieving 1.4 nanometre-equivalent chips by 2031. Domestic EDA was projected to move from “filling the gaps with overseas tools” to “collaborative innovation” oriented towards domestic processes, architectures and systems, said Wu Mingyuan, an analyst at Huachuang Securities, in a research note in late May. Vendors with capabilities in process collaboration, manufacturing data closed-loop systems, and customer ecosystem positioning are expected to benefit first, Wu said, highlighting Empyrean Technology, Primarius Technologies and Semitronix – the three listed domestic EDA providers – as among the biggest beneficiaries. Despite the optimism surrounding the Tau Scaling advancements, the three firms still operate largely in the shadow of US-based technology firms Synopsys, Cadence Design Systems and Siemens EDA. “China cannot build competitive EDA tools because software complexity has no physical ceiling,” research firm SemiAnalysis said in a recent report, adding that Chinese vendors were more likely to “stabilise at US$500 million to US$1 billion in revenue serving China’s mature-node market”. Currently, local tools can mostly handle isolated aspects, but the primary hurdle is the lack of a domestic “full-flow” digital solution. In contrast, Synopsys and Cadence offer end-to-end, integrated ecosystems. Still, SemiAnalysis data showed domestic companies had gained a larger global share in recent years amid Beijing’s push for chip self-sufficiency. China’s EDA revenue rose from 2018 to 2024, with its global market share rising from 0.9 per cent to 5.3 per cent, according to SemiAnalysis. The three publicly traded Chinese EDA vendors together generated US$308 million in 2024, accounting for around 1.8 per cent of the global market, it added.</p>
<div class="lb-trans"><p>中国的芯片设计软件行业正在支持华为技术公司雄心勃勃的新架构，旨在生产能够与全球领先产品竞争的芯片，但分析师警告称，地方企业在打破美国竞争对手的市场垄断之前，仍面临陡峭的上升之路。作为主要的中国电子设计自动化（EDA）提供商，华大九天成为了这一新芯片制造方法的最新支持者。该公司最近推出了 Argus，一种用于三维集成电路（3D IC）设计的新物理验证平台，集成在其不断扩展的工具套件中。它将 3D IC 技术描述为实施华为 “Tau Scaling Law” 的 “关键载体”。这一公告是在北京大学的研究人员声称取得突破后发布的，他们展示了一种使用 “真实 3D” 方法的 EDA 工具原型，声称与华为的 LogicFolding 架构兼容。这一里程碑的发布恰好是在华为上个月底推出其 Tau Scaling 框架的前一天。作为摩尔定律的替代方案，Tau Scaling Law 将芯片开发的重点从缩小晶体管转向压缩信号在系统中的传播时间。通过将平面电路垂直堆叠成 3D 结构，采用 “LogicFolding” 方法，旨在在不依赖于受美国制裁限制的先进西方光刻设备的情况下，匹配领先芯片的晶体管密度和性能。这一系列发展凸显了中国半导体行业如何迅速适应华为的范式转变。支持这一新架构需要能够处理硅行为新复杂数学模型的专业 EDA 工具。然而，关于这些新兴工具是否能够立即融入商业工作流程，仍然存在严重质疑。业内人士表示，中国的国内 EDA 工具包在其更广泛的半导体自给自足努力中仍然是一个薄弱环节。“中国能否开发出自己的支持 EDA 设计和仿真工具，对于 Tau Scaling Law 的采用来说是一个非常困难的挑战，” 中国人工智能芯片公司 ListenAI 的市场副总裁韩朝阳表示。他补充道，这样的发展不仅需要华为的突破，还需要国内芯片供应链的协调努力。“传统的 EDA 是为 [二维] 平面布线设计的，而 3D 折叠需要多层布局和布线、跨层时序收敛和跨层电源完整性分析，” 中国半导体研究公司 ICwise 在 5 月底的一份研究报告中表示。它补充道，国内和国际研究人员仍在追赶这一领域。ICwise 预计，这一步骤至少需要四到五年的工程实施。尽管如此，分析师认为，主要的国内 EDA 提供商将从华为到 2031 年实现 1.4 纳米等效芯片的雄心目标中受益。国内 EDA 预计将从 “用海外工具填补空白” 转向 “以国内流程、架构和系统为导向的协同创新”，华创证券分析师吴明远在 5 月底的一份研究报告中表示。具备流程协作、制造数据闭环系统和客户生态系统定位能力的供应商预计将首先受益，吴指出，华大九天、Primarius Technologies 和 Semitronix 这三家上市的国内 EDA 提供商是最大的受益者之一。尽管围绕 Tau Scaling 进展的乐观情绪，但这三家公司仍在美国技术公司 Synopsys、Cadence Design Systems 和 Siemens EDA 的阴影下运作。“中国无法构建具有竞争力的 EDA 工具，因为软件复杂性没有物理上限，” 研究公司 SemiAnalysis 在最近的一份报告中表示，并补充说，中国供应商更可能在服务中国成熟节点市场时 “稳定在 5 亿到 10 亿美元的收入”。目前，地方工具大多只能处理孤立的方面，但主要障碍是缺乏国内的 “全流程” 数字解决方案。相比之下，Synopsys 和 Cadence 提供端到端的集成生态系统。尽管如此，SemiAnalysis 的数据表明，近年来，国内公司在北京推动芯片自给自足的背景下，获得了更大的全球市场份额。根据 SemiAnalysis 的数据，中国的 EDA 收入从 2018 年到 2024 年上升，其全球市场份额从 0.9% 上升到 5.3%。这三家上市的中国 EDA 供应商在 2024 年共同创造了 3.08 亿美元的收入，占全球市场的约 1.8%。</p>
</div>

Can Huawei’s breakthrough help China’s chip  design software firms catch US rivals?

南华早报

Tradr 2X Long SNPS Daily ETF

华创云信

概伦电子

广立微

西门子公司

西门子(ADR)

华为的突破能否帮助中国的芯片设计软件公司追赶上美国的竞争对手？