SemiAnalysis 点评 3D NAND 闪存架构:业界的主要精力应放在提高每个蚀刻层堆叠的字线 WL 数量上
半导体分析机构 SemiAnalysis 在 VLSI 2026 会议期间发布关于 3D NAND 闪存架构的推文称:在当前产能受限的环境下,业界最不需要的就是因为堆叠良率下降而导致单座晶圆厂的比特产出量降低。在 VLSI 2026 大会上,铠侠(Kioxia)和三星均展示了多阵列混合键合 NAND 架构,将其作为实现 1000 层以上最高密度的发展路径。铠侠的多层堆叠单元阵列(MSA)样品包括,用于解决对准和翘曲等机械集成挑战的双 218 层(2 层堆叠)样品,以及用于电气特性表征和 QLC 可靠性验证的双 17 层样品。三星的单元多重键合(CMB)样品则更进一步,推出了双 450 层(3 层堆叠)的机械样品和双 155 层(单层堆叠)的电气样品。
