在摩爾定律事實上失效了以後，過往在單芯片上通過改善工藝製程來推高芯片性能的方式逐漸成為了過去式。取而代之的是各種先進封裝技術，用各種 “拼接” 的方式去推高芯片的性能。這種趨勢一個典型的範例就是 GPU 芯片巨頭英偉達在最新的 B200 上的實踐。
作為單芯片最忠實的支持者，英偉達過去多年裏一直都是通過工藝和架構改善來提高芯片的性能，然而在 B100 上，英偉達也事實上採用了行業主推的 Chiplet 設計方式，用自有的 NV-HBI（Nvidia High Bandwidth Interface）把兩個突破了 reticle 極限的兩個芯片連接起來，按照 technews 所説，在這背後倚仗的是台積電的 CoWoS 先進封裝工藝。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/f5e8fa63-5858-4829-a8a1-a8a24f6388e7.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="529" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/f5e8fa63-5858-4829-a8a1-a8a24f6388e7.png"/>
事實上，從英偉達在 GPU 中引進 HBM 以及 LLM 的火熱開始，先進封裝就在高性能計算中名聲大噪。如去年因為台積電 COWOS 先進封裝製程產能短缺所引致的 H100 供給不足就引發了行業廣泛討論。對芯片性能需求的不斷攀升也推動了先進封裝技術的持續升級，也讓大家對先進封裝發展路線有了更多思考：
例如 TCB(Thermocompression bonding) 和混合鍵合（hybrid bonding）會如何發展？
<h2>TCB，尚能飯否？</h2>
在詳談 TCB 之前，我們先對先進封裝進行一個定義。其實關於什麼是先進封裝，不同行業有不同的定義，Semianalysis 的分析師 Dylan Patel 就把所有凸塊尺寸（bump size）小於 100 微米的封裝稱為 “先進封裝”。
他在文章中進一步指出，最常見的先進封裝類型稱為扇出型封裝（Fan-out），在蘋果公司將其應用到其 A 系列手機芯片後廣為大眾熟知。與傳統倒裝芯片封裝相比，蘋果芯片封裝的凸塊密度（bump density）大約高出 8 倍。而從構造上，除了常規的封裝，現在先進封裝有 2.5D 和 3D 封裝。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/b1cff031-07ff-4045-8b7d-51364efadd5d.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="407" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/b1cff031-07ff-4045-8b7d-51364efadd5d.png"/>
所謂 2.5D / 3D 封裝是在同一封裝內包含多個 IC 的兩種封裝方法。在 2.5D 結構中，兩個或多個有源半導體芯片並排放置在硅中介層上，以實現極高的芯片間互連密度。在 3D 結構中，有源芯片通過芯片堆疊進行集成，以實現最短的互連和最小的封裝尺寸。
目前，2.5D 是更多芯片廠商的首選。例如英偉達的 H100 GPU 採用的就是 2.5D 封裝中最常見和產量最高的 TSMC CoWoS（chip on wafer on substrate）。在這個封裝方法中，台積電將把有源芯片封裝在只有互連和微凸塊的晶圓頂部，然後使用傳統方法將這堆芯片封裝到基板上。近年來大火的 HBM 則屬於 2.5D 封裝的另一個典型範例，在其生產過程中也使用了本章節我們討論的技術重點——TCB。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/5e868d47-4ffa-49f2-8729-1c60e50feeee.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="406" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/5e868d47-4ffa-49f2-8729-1c60e50feeee.png"/>
作為引線鍵合（Wire Bonding）的一種主流方式，TCB 是由貝爾實驗室的三位科學家 O. L. Anderson、H. Christensen 和 P. Andreatch 在 1955-58 年期間開發完成的。
相關資料介紹，熱壓鍵合主要用於創建原子級金屬鍵合。它利用力和熱量來促進原子在晶格之間遷移，從而形成清潔、高導電性和堅固的鍵合。通常，TCB 被用於垂直集成器件的 CMOS 工藝、金引線和表面之間固態鍵合的順應鍵合（compliant bonding）、用於將芯片凸塊鍵合到基板的倒裝芯片應用以及用於連接微型組件的熱壓鍵合。
因為其應用的領先型，在發佈了以後，這類封裝的需求也很大。這個技術也在過去幾十年裏也一直在封裝市場 “呼風喚雨”，即使在文章開頭談到的 HBM，無論是三星、SKHynix 和美光供應的產品，都也使用了 TCB 技術。
作為一種創新型的 DRAM，HBM 在過去幾年大放異彩。就連英偉達 CEO 黃仁勳在日前舉辦的 GTC 大會上談到 HBM 的時候，也直説這是一個技術奇蹟。
從技術層面上看，HBM 的為了將內存帶寬提高到傳統 DRAM 之上的一種方式。它通過使用更寬的內存總線來實現這一點。這些寬總線會產生與 IO 計數相關的問題，但 HBM 是從頭開始設計的，可以在同一封裝內共存，就這顛覆了 IO 問題，同時還允許更緊密的集成。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/c1e41c6c-7ee1-43a9-868d-1cef1e2677a0.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="956" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/c1e41c6c-7ee1-43a9-868d-1cef1e2677a0.png"/>
在 Semianalysis 分析師 Dylan Patel 看來，之所以當前的 HBM 還在用 TCB，是因為這項技術解決了標準倒裝芯片（standard flip chip）的幾個主要問題。例如熱量從芯片頂部施加，因此只有芯片和 C4 焊料連接會升温，可以最大限度地減少任何基板翹曲問題。同時，這種鍵合方式確保均勻粘合，沒有間隙變化或傾斜；最後，這種粘合幾乎沒有空隙，也沒有污染。
“在相同的 IO 間距下，TCB 可實現更好的電氣性能。TCB 還允許 IO 間距縮小到更小的尺寸。TCB 還可以封裝更薄的 dies 和封裝。後者正是是 HBM 使用 TCB 的原因。與標準倒裝芯片工藝流程相比，TCB 似乎是一種更好的技術，” Dylan Patel 接着説。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/fa5bdde3-0823-4504-b365-522f42e4cab7.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="519" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/fa5bdde3-0823-4504-b365-522f42e4cab7.png"/>
作為最早打造 TCB 解決方案的廠商之一，Kulicke &amp; Soffa（庫力索法）執行副總裁兼總經理張贊彬先生也告訴半導體行業觀察:“在未來很長的一段時間以內，TCB 也將在 AI、HPC 和大芯片中發揮非常重要的作用，關鍵的原因在於其成本優勢。”“現在大部分芯片的 Pitch 都是 50 微米和 30 微米，最窄的為 25 微米，我們認為 TCB 可以做到 10 個微米以下，所以這條路還很長。” 張贊彬接着説。
以 HBM 為例，張贊彬表示，目前 HBM 有兩種實現方法：一個是用傳統的 flip chip 去封裝。另外一個是用 TCB。其中前一種會一直存在，但如果需要温度控制，就用 TCB。同時，因為 HBM 堆疊的 die 需要非常薄，所以直到現在最先進的 12 堆棧 HBM，依然是使用了 TCB 技術。“從目前看來，下一代的 16 堆棧 HBM，依然會使用 TCB 工藝。” 張贊彬告訴筆者。
Dylan Patel 在其文章中披露，Intel 的大部分封裝技術也使用 TCB，併成為了 TCB 的堅定支持者，英特爾在許多封裝應用中使用 TCB。又因為 TCB 是封裝極薄芯片的最佳技術，因此 TCB 也在使用 OSAT 和 IDM 封裝的旗艦設備中的手機應用中進行了試驗。三星、高通/Amkor 也已在一些與層疊封裝 (PoP) DRAM 相關的應用中使用了 TCB，OSAT 也開始訂購越來越多的 TCB 工具。
但正如 Dylan Patel 所説，廠商正在轉向更神奇混合鍵合技術。
<h2>混合鍵合，未來可期</h2>
根據 Dylan Patel 的觀點，封裝行業最後一次重大範式轉變是從引線鍵合到倒裝芯片。從那時起，更先進的封裝形式（例如晶圓級扇出和 TCB）一直是相同核心原理的漸進式改進。這些封裝方法都使用某種帶焊料的凸塊作為硅與封裝或板之間的互連。而這些技術可以一直縮小到約 20 微米的間距。
“但是，為了進一步擴展，我們需要另一種範式轉變：採用混合鍵合的無凸塊互連的混合鍵合，其尺寸超出了 10 微米互連間距，路線圖為 100 納米範圍，並且它不使用任何中介物，例如具有更高電阻的焊料。”
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/ab946d48-25d8-44db-bdd2-07e45661db4b.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="536" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/ab946d48-25d8-44db-bdd2-07e45661db4b.png"/>
所謂混合鍵合，是指在一個鍵合步驟中同時鍵合電介質（dielectric）和金屬鍵合焊盤（metal bond pads）。具體而言，混合鍵合有兩種類型：一種是晶圓到晶圓（wafer-to-wafer：W2W）鍵合，這種方式更加成熟，但限制了相同芯片尺寸的組合；另一種是芯片到晶圓（die-to-wafer：D2W）鍵合，它涉及更多的工藝步驟以及將芯片單獨放置在載體晶圓或玻璃上（集體芯片到晶圓方法）。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/8430c00b-5331-458f-92a0-1d06d9772250.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="666" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/8430c00b-5331-458f-92a0-1d06d9772250.png"/>
在這兩種情況下，通過 BEOL 金屬化處理的兩片晶圓都會經歷鍵合電介質的 CVD、阻擋層的鑲嵌沉積，然後銅填充、電介質的平坦化（帶有輕微的銅凹進）、等離子體激活以準備鍵合、對準、室温鍵合，並退火以形成銅焊盤的電連接。然後將硅晶圓背面研磨至最終厚度（通常&lt;100nm），之後切割，然後進行最終組裝和封裝。
與微凸塊（microbumps）相比，過渡到混合鍵合的原因相當簡單。那就是 3D 內存堆棧和異構集成（超越摩爾時代的兩個參與者）需要極高的互連密度，如上所述，混合鍵合可以滿足這一需求；與本身支持高密度互連方案的微凸塊相比，混合鍵合可提供更小尺寸的 I/O 端子和減小間距的互連。每個芯片之間的間隔距離取決於微凸塊的高度，但在混合鍵閤中該距離幾乎為零。
因此，混合鍵合互連方案可以顯著降低整體封裝厚度，在多芯片堆疊封裝中甚至可能高達數百微米。為此，自十多年前在 CMOS 圖像傳感器中首次亮相，混合鍵合逐漸走向了 3D NAND，甚至連 DRAM 和 HBM，也對混合鍵合產生了興趣。今年二月更是有消息傳出，英特爾下一代 Xeon“Clearwater Forest” CPU 採用一個名為 “Foveros Direct” 的混合鍵合的 3D 堆疊技術。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/393fe678-2bb4-426f-8290-79c2e0540072.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="463" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/393fe678-2bb4-426f-8290-79c2e0540072.png"/>
有 TCB 支持者坦言，在凸塊間距達到 25 微米後，還會繼續使用已安裝的 TCB 工具。張贊彬也認為，Hybrid Bonding 只有在很高端應用才會用到。
“Hybrid Bonding 是針對微納米這種高端工藝的，這種技術不是每一種產品可以應用，因為它的價格和成本都很高，所以我覺得幾種高端產品會有這種應用，大部分的芯片還是會用到傳統的方法。” 張贊彬説。他指出，和 TCB 是一個後段製程不一樣，混合鍵合某種程度上是一個前道工藝，所以這帶來的挑戰也是顯而易見的。
“混合鍵合對環境要求非常高，要達到 class 1 clean room（非常的清潔），這是為什麼現在目前投資 Hybrid Bonding 的大部分客户都是前端的客户，因為他們有前端的製程、設備和環境，所以可以擴大 Hybrid Bonding。但是一個傳統的封裝廠如果想切入這個領域，則要做一個大投資，要做非常清潔的 Clean room，這樣的話門檻就提高了很多。這也是為什麼打線機今天還那麼受歡迎，因為在封裝這方面是最實際、最便宜的方法。” 張贊彬解析説。
最近的一則新聞，也讓混合鍵合遭受了打擊。
在去年 12 月舉辦的 IEDM 2023 上，SK 海力士宣佈，其已確保 HBM 製造中使用的混合鍵合工藝的可靠性。消息表示，HBM 芯片的標準厚度為 720 µm。預計將於 2026 年左右量產的第 6 代 HBM（HBM4）需要垂直堆疊 16 個 DRAM，這對當前的封裝技術滿足客户滿意度來説是一個挑戰。因此，Hybrid Bonding 工藝在下一代 HBM 中的應用被業界認為是必然的。
但是，早前有消息透露，國際半導體標準組織（JEDEC）的主要參與者近日同意將 HBM4 產品的標準定為 775 微米，那就意味着 HBM 開發者使用現有的鍵合技術就可以充分實現 16 層 DRAM 堆疊 HBM4。
不過，這應該不會阻擋廠商們投入這個賽道。據瞭解，包括台積電、英特爾、三星、SK 海力士、美光、索尼、豪威科技、鎧俠、西部數據、Besi、芝浦電子、東京電子、應用材料、EV Group、SUSS Microtec、SET 和博世等廠商都對混合鍵合產生了興趣。
甚至連 TCB 解決方案的主要供應商 Kulicke &amp; Soffa 加入了混合鍵合陣營，對這個技術進行了預研，並認為這個技術在未來某個時刻迎來新的機會。
<h2>設備廠商，見招拆招</h2>
雖然有波折，但先進封裝前進的道路是不可逆轉的。
行業諮詢機構 Yole 在去年年底發佈的報告中表示，預計先進封裝市場在 2023 年將下降 1.4%，但 2023 年 Q3，先進封裝（AP）營收較上季度大幅增長 23.7%，總計達到 110 億美元。
Yole 進一步指出，在未來幾年，先進封裝收入預計將以 8.6% 的複合年增長率增長，從 2022 年的 429 億美元增長到 2028 年的 704 億美元。就收入而言，倒裝芯片 BGA、倒裝芯片 CSP 和 2.5D/3D 是主導封裝平台，其中 2.5D/3D 技術顯示出最高的增長率，預計將從 2022 年的 94 億美元增長到 2028 年的 225 億美元，複合年增長率為 15.6%。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/2776d068-1eb8-4319-9ec9-43c1f53d3da7.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="1024" height="632" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/2776d068-1eb8-4319-9ec9-43c1f53d3da7.png"/>
作為先進封裝的主要實施者，設備廠商也正在見招拆招。
首先看 Kulicke &amp; Soffa，如上所述，他們現在這個階段應該是非常看好 TCB，在去年 8 月，他們曾經發布新聞稿表示，將擴大與 UCLA CHIPS 的合作，開發超細間距微凸塊互連解決方案。按照他們在當時的新聞稿所説，不久之後，30μm 微凸塊間距的熱壓接合 (TCB) 變得可行。通過利用甲酸處理（By leveraging formic acid treatment），K&amp;S 在 TCB 中展示了 10μm 間距的能力。雙方的合作則旨在進一步開發可製造的銅對銅解決方案，將其間縮小至 5μm 以下。
ASMPT 首席執行官 Robin Ng 在接受媒體採訪的時候則表示，他將於今年下半年開始向客户提供混合鍵合機。Ng 表示，當混合鍵合芯片系統封裝的大規模生產真正起飛時，ASMPT 已準備好交付機器。他進一步指出，ASMPT 將大幅增加先進封裝的研發預算，包括熱壓鍵合、光子學和混合鍵合。
而作為混合鍵合機市場的激進玩家，Besi 的首席執行官 Richard Blickman 在介紹年度業績時透露，截止 2023 年，除了三名現有客户外，公司還為這些混合鍵合機器贏得了六名新客户，Besi 也有 40 多套混合鍵合系統現已投放市場。
相關資料顯示，英特爾和台積電是 Besi 的主要客户，但他們對內存市場寄予厚望。例如 HBM，就是 Besi 最看好的方向，但目前他們只有美光一個客户。據 Richard Blickma 預計，內存市場不會為第一代 HBM4 部署混合鍵合，第二代的可能性更大。
另一家設備供應商 EV Group 則為 NAND 市場提供設備，以實現晶圓對晶圓混合鍵合工藝。
<h2>寫在最後</h2>
在分析人士看來，未來許多封裝技術將並列使用。而且混合鍵合不會取代 TCB，而是會互相補充。
目前，蘋果、AMD、英偉達和英特爾等系統開發商正在研究這兩者，代工廠以及邏輯和存儲器製造商將採用這兩種互連選項的比例還有待觀察。不同客户的情況也可能有很大差異。例如，AMD 已經在其微處理器中使用混合鍵合，而 Nvidia 則選擇了 TCB。這兩種技術仍在開發中。
如果間距降至 25 微米以下，混合鍵合無疑是一個重要的選擇，但它更昂貴。
總之，技術總是在進步，我們總能看到解決的方法。
本文作者：李壽鵬，來源：半導體行業觀察，原文標題：《混合鍵合，會取代 TCB 嗎？》

英偉達

半導體 3 倍做多 - Direxion

2 倍做多英偉達 ETF - GraniteShares

混合鍵合不會取代 TCB，而是會互相補充。在摩爾定律失效後，先進封裝技術成為提高芯片性能的主要方式。英偉達在 B200 上採用了 Chiplet 設計方式，倚仗台積電的 CoWoS 先進封裝工藝。先進封裝技術的持續升級推動了 TCB 和混合鍵合的發展。先進封裝定義為凸塊尺寸小於 100 微米的封裝，扇出型封裝應用廣泛。