<section>
<p>據該公司和業內消息人士稱，三星電子公司即將推出高帶寬存儲器（HBM）的三維（3D）封裝服務，預計該技術將在 2025 年推出的第六代人工智能芯片 HBM4 中採用。</p>
<p>6 月 20 日，這家全球最大內存芯片製造商在加州聖何塞 2024 三星代工論壇上公佈了其最新的芯片封裝技術和服務路線圖。這是三星首次在公開技術領域發佈 HBM 芯片的 3D 封裝技術。目前，HBM 芯片主要採用 2.5D 技術封裝。 </p>
<p>兩週前，英偉達聯合創始人兼首席執行官黃仁勳在台灣發表演講時公佈了其 AI 平台 Rubin 的新一代架構。HBM4 不太可能嵌入 Nvidia 的新型 Rubin GPU 型號中，該型號預計於 2026 年上市。</p>
<p>三星最新的封裝技術將 HBM 芯片垂直堆疊在 GPU 之上，以進一步加速數據學習和推理處理，這項技術被視為快速增長的 AI 芯片市場的遊戲規則改變者。</p>
<p>目前，HBM 芯片在 2.5D 封裝技術下通過硅中介層與 GPU 水平連接。相比之下，3D 封裝不需要硅中介層或位於芯片之間的薄基板來允許它們通信和協同工作。三星將其新封裝技術稱為 SAINT-D，即 Samsung Advanced Interconnection Technology-D 的縮寫。</p>
<p>據悉，這家韓國公司提供交鑰匙 3D HBM 封裝。</p>
<p>為此，其先進封裝團隊將垂直互連其內存業務部門生產的 HBM 芯片與其代工部門為無晶圓廠公司組裝的 GPU。</p>
<p>三星電子的一位高管表示：“3D 封裝降低了功耗和處理延遲，提高了半導體芯片電信號的質量。” 2027 年，三星計劃推出一體化異構集成技術，將可大幅提高半導體數據傳輸速度的光學元件整合到一個統一的 AI 加速器封裝中。</p>
<p>台灣研究公司 TrendForce 的數據顯示，隨着對低功耗、高性能芯片的需求不斷增長，HBM 預計將從 2024 年的 21% 佔 DRAM 市場的 2025 年的 30%。MGIResearch 預測，到 2032 年，包括 3D 封裝在內的先進封裝市場將增長到 800 億美元，而 2023 年為 345 億美元。</p>
</section>
<section>
<section>
<section>
<section>
<section>
<h2><strong>三星 HBM 16H 需要混合鍵合技術</strong></h2>
</section>
</section>
</section>
</section>
</section>
<section>
<p>三星在最近的一篇論文中表示，製造 16 堆棧高帶寬存儲器 (HBM) 需要混合鍵合。</p>
<p>該公司在上個月於科羅拉多州舉行的 2024 年 IEEE 第 74 屆電子元件和技術會議上發表的論文（韓語題為《用於 HBM 堆疊的 D2W（芯片到晶圓）銅鍵合技術研究》）中表示，16 個堆棧及以上的 HBM 混合鍵合是必須的。</p>
<p>混合鍵合是下一代封裝技術，當芯片通過硅通孔 (TSV) 或微觀銅線垂直堆疊時，堆疊之間沒有凸塊。它們是直接堆疊的。因此，混合鍵合也稱為直接鍵合。</p>
<p>與目前使用的熱壓（TC）鍵合相比，可以在更低的高度鍵合更多芯片堆疊，同時散熱效率也得到提高。</p>
<p>三星在論文中表示，較低的高度是採用混合鍵合的主要原因。為了將 17 個芯片（一個基礎芯片和 16 個核心芯片或堆棧）封裝在 775 微米的尺寸中，必須縮小芯片之間的間隙。 </p>
<p>三星已使用 TC 非導電薄膜來堆疊芯片，直至其 12 堆棧 HBM。</p>
<p>除了應用混合鍵合之外，解決該問題的其他方法是使核心芯片儘可能薄或減小凸塊間距。</p>
<p>然而，除了混合鍵合之外的兩種方法被認為已經達到了極限。一位知情人士表示，將核心芯片的厚度控制在 30 微米以下非常困難。三星在其論文中還指出，由於凸塊的體積，使用凸塊連接芯片存在侷限性。這家科技巨頭還指出，凸塊短路問題使得縮小間距變得困難。</p>
<p>三星還分享瞭如何使用混合鍵合製造 HBM 的計劃。邏輯晶圓經過化學機械拋光 (CMP) 和等離子工藝。然後晶圓經過去離子水沖洗。然後堆疊芯片。核心芯片在 CMP 之後經過芯片分離工藝。此後的工藝步驟與邏輯晶圓相同。等離子工藝和沖洗是為了激活表面。這會在表面形成氫氧化物，將顆粒粘合在一起。經過退火工藝後，銅也會被粘合。</p>
<p>今年 4 月，三星使用子公司 Semes 的混合鍵合設備製造了 HBM 16H 樣品。這家科技巨頭表示，該芯片運行正常。除了 Semes，BESI 和韓華精密機械也在開發混合鍵合設備。 </p>
<p>三星表示，計劃在 2025 年製造 HBM4 樣品（主要為 16 層堆棧），並於 2026 年進行量產。</p>
</section>
<section>
<section>
<section>
<section>
<section>
<h2><strong>三星贏得 Nvidia 2.5D 封裝訂單</strong></h2>
</section>
</section>
</section>
</section>
</section>
<section>
<p>據韓國媒體 TheElec 在今年四月報道，三星已贏得 Nvidia 作為 2.5D 封裝客户。</p>
<p>消息人士稱，該公司的高級封裝 (AVP) 團隊將向 GPU 製造商提供中介層和 I-Cube 2.5D 封裝。</p>
<p>高帶寬內存（HBM）和 GPU 晶圓的生產將由其他公司負責。</p>
<p>2.5D 封裝將芯片模塊（CPU、GPU、I/O、HBM 和其他模塊）水平放置在中介層上。</p>
<p>台積電將其 2.5D 封裝技術稱為晶圓基板上芯片（CoWoS），而三星將其技術稱為 I-Cube。</p>
<p>Nvidia 的 A100 和 H100 就是採用這種封裝技術製造的，英特爾 Gaudi 也是如此。</p>
<p>三星自去年以來一直致力於保護其 2.5D 封裝服務的客户。</p>
<p>該科技巨頭向客户提出，將為 AVP 團隊分配足夠的人員，同時提供自己的中介層晶圓設計。</p>
<p>消息人士稱，三星將為 Nvidia 提供一個 2.5D 封裝，並在其上放置四個 HBM 芯片。</p>
<p>他們補充説，這家韓國科技巨頭已經擁有了放置八個 HBM 芯片的封裝技術。</p>
<p>同時，他們還表示，為了在 12 英寸晶圓上安裝 8 個 HBM 芯片，需要 16 箇中介層，這會降低生產效率。</p>
<p>因此，當 HBM 芯片數量達到 8 個時，三星正在開發用於中介層的面板級封裝技術。</p>
<p>Nvidia 很可能因為其 AI 芯片需求增加而將訂單交給這家韓國科技巨頭，這意味着台積電的 CoWoS 產能將不足。</p>
<p>該訂單還可能使三星贏得 HBM 訂單。</p>
<p><span style="color: #b3b3b3">本文來源：半導體行業觀察，原文標題：《三星將推出 3D HBM 芯片封裝服務》</span></p>
</section>

三星電子

<p>三星電子即將推出高帶寬存儲器（HBM）的三維封裝服務，以加速數據學習和推理處理，這將對 AI 芯片市場帶來重大影響。三星最新的封裝技術將 HBM 芯片垂直堆疊在 GPU 之上，不需要硅中介層或薄基板來通信和協同工作。該公司計劃在 2027 年推出一體化異構集成技術，將光學元件整合進 AI 加速器封裝中，以提高半導體數據傳輸速度。這些新技術有望降低功耗、提高處理速度，並改變 AI 芯片市場的競爭格局。</p>