本文作者：張逸凡
編輯：申思琦
來源：硬 AI
台積電最近可謂動作不斷，從提高先進製程價格，到進軍 “方形基板”。
最近，摩根士丹利發佈了一份關於台積電的報告，詳細總結了 CoWos、PLP 技術和 3D SoIC 的最新進展。
<blockquote>
• CoWos 封裝：台積電預計，到 2026 年底，每月的 CoWoS 晶圓產能將達到約 6 萬片；與先前披露的 2024 年底 CoWoS 封裝產能將達到 2.6-2.8 萬片/月相比，翻了一倍多；
• 面板級（PLP）封裝：該技術與近期市場關注的 “方形基板” 相關。目前正在研發階段，大規模量產還需數年時間；
• 3D SoIC 封裝：預計從 2025 年下半年開始增加產能，Rubin 架構或採用 3D SoIC 封裝技術。
</blockquote>
<h2>一、CoWoS 產能更新</h2>
在最近的技術研討會上，台積電表示：從 2022 年到 2026 年，CoWoS 技術的產能預計將以超過 60% 的年複合增長率迅速增長。到 2026 年底，每月的 CoWoS 晶圓產能將達到約 6 萬片。
目前，台積電的 CoWoS 月產能約為 1.5 萬片，預計到 2024 年底，這一數字將提升至每月 2.6-2.8 萬片。
同時，2024 年全年，台積電計劃投資 280-320 億美元，其中約 10% 將用於先進封裝技術。
摩根士丹利分析師指出，強勁的封裝需求將成為未來幾年台積電非晶圓收入快速增長的主要驅動力：
<blockquote>
• 預計 2023-2026 年，台積電非晶圓收入的複合年增長率（CAGR）將達到 31%；
• 到 2023 年，非晶圓銷售有望佔到台積電總收入的 13%；
</blockquote>
1）CoWoS-L 封裝
小摩指出，台積電正在加速其 CoWoS 技術的擴展，重點放在適應越來越大尺寸的 AI 芯片需求上，特別是 CoWoS-L 技術。
CoWoS 封裝技術現分為三種類型：CoWoS-S、CoWoS-R 和 CoWoS-L，它們的主要區別在於中介層的設計，這是連接芯片的關鍵層。
隨着人工智能芯片尺寸的增加，先前使用硅中介層的 CoWoS-S 技術出現了良率問題。
為了應對這一挑戰，台積電推出了 CoWoS-L 技術，採用了 LSI+RDL 中介層，有效解決了大尺寸芯片的良率問題。
小摩預計，未來台積電在 CoWoS 技術的發展將主要聚焦於 CoWoS-L，以應對日益擴大的 AI 芯片面積需求。
<img class="wscnph" title="" src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/17fb08fa-0cb3-4282-a864-d15c6a5b52a4.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" width="865" height="250" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/17fb08fa-0cb3-4282-a864-d15c6a5b52a4.png"/>
<img class="wscnph" title="" src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/a64c8a90-8eb2-44ed-871f-7f0f7e32b76a.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" width="865" height="495" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/a64c8a90-8eb2-44ed-871f-7f0f7e32b76a.png"/>
<h2>二、面板級（PLP）封裝技術</h2>
小摩指出，台積電正在進行面板級（PLP）封裝技術的研究，但大規模量產還需要幾年時間。
PLP 封裝是一種將晶粒重新排列在更大的矩形面板上的封裝方案（見下圖左側）。
目前，台積電使用的是圓形晶圓基板，這導致了面積的浪費（見下圖右側）。
據《日經亞洲》報道，由於 AI 帶來的計算需求激增，台積電正在探索 510㎜ × 515㎜的矩形基板。
矩形基板的有效面積比圓形晶圓大三倍以上，有望顯著提升台積電的生產能力。
然而，與圓形基板相比，方形基板存在光刻膠塗布不均勻和易碎裂的問題。
小摩指出，要實現 PLP 封裝技術的大規模量產，仍需要數年時間的技術攻關。
<img class="wscnph" title="" src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/1baa5de1-f1aa-4412-a450-79aacd066991.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" width="865" height="326" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/1baa5de1-f1aa-4412-a450-79aacd066991.png"/>
<h2>三、3D SoIC 先進封裝</h2>
3D SoIC 是台積電開發的先進封裝技術，專注於實現高密度的芯片垂直堆疊（相比之下，CoWoS 技術主要是橫向堆疊）。
小摩指出，目前 3D SoIC 技術在市場上還相對較為小眾，只有 AMD 在其 Ryzen 3D 和 MI300 AI 加速器中採用。
預計從 2025 年下半年開始，台積電將逐步增加 3D SoIC 的產能。到 2025 年底，預計每月的 3D SoIC 產能將達到大約 12,000 到 14,000 片晶圓；到 2026 年底，預計將增至每月 20,000 片晶圓。
此外，小摩推測，英偉達的 Rubin 架構以及蘋果的 M5 處理器可能會採用 3D SoIC 技術。

台積電

預計 2023-2026 年，台積電非晶圓收入的複合年增長率（CAGR）將達到 31%；Rubin 架構或採用 3D SoIC 封裝技術。

1. 台積電最近動作頻繁，提高先進製程價格，進軍 “方形基板” 領域。
2. 摩根士丹利發佈報告，詳細總結了台積電的 CoWos、PLP 技術和 3D SoIC 的最新進展。
3. CoWos 封裝產能預計到 2026 年底將達到約 6 萬片/月，是 2014 年底產能的兩倍多。
4. PLP 封裝技術與 “方形基板” 相關，目前處於研發階段，大規模量產還需數年時間。
5. 3D SoIC 封裝預計從 2025 年下半年開始增加產能，可能應用於 Rubin 架構。
6. 台積電計劃到 2024 年底將 CoWoS 月產能提升至 2.6-2.8 萬片，2024 年全年投資 280-320 億美元，其中約 10% 用於先進封裝技術。
7. 預計 2023-2026 年，台積電非晶圓收入的複合年增長率將達到 31%，到 2023 年，非晶圓銷售有望佔到總收入的 13%。
8. 台積電加速擴展 CoWoS 技術，特別關注適應大尺寸 AI 芯片需求，推出 CoWoS-L 技術應對大尺寸芯片的良率問題。

台積電的先進封裝怎麼樣了？| AI 脱水