身處後摩爾時代，半導體行業正面臨着一場艱苦的 “良率” 戰鬥。隨着芯片越來越複雜化，晶體管密度成倍增加，芯片製造良率管理難度也呈指數級增長，特別是對於那些追求先進製程的晶圓廠而言，更是會成為致命傷。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/474514f6-cd66-4ee7-8ba7-2d0406693036.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="640" height="427" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/474514f6-cd66-4ee7-8ba7-2d0406693036.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw"/>
<section>
<section>
<section>
<h2>良率：半導體工廠的生命線</h2>
</section>
</section>
</section>
<section>
良率是半導體工廠的核心競爭力所在，也被稱為是半導體工廠的 “生命線”。
半導體良品率是實際生產的芯片總數與一個晶圓上最大芯片（集成電路）數的百分比，換句話説，良率是實際生產的數量與投入的總數量之比。良品率越高，生產率就越高，良率直接影響着成本和產能利用率。因此，提高良品率在半導體行業非常重要。同時，良率也是評估企業競爭力的重要標誌之一，直接反映了製造過程的穩定性和產品質量的可靠性。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/6e94ae1d-8ea6-424b-bbe3-a4365f5f7d94.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="640" height="377" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/6e94ae1d-8ea6-424b-bbe3-a4365f5f7d94.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw"/>
在邏輯芯片領域，按着摩爾定律的指引，目前能夠實現量產的最先進工藝是 3 納米。在該領域，台積電和三星是兩大主要的玩家，兩家在這場 3nm 之戰中展開了激烈角逐。
三星於 2022 年 6 月率先宣佈 3nm 量產，比台積電早幾個月。三星是業界率先在 3nm 中引入柵極環繞 (GAA) 工藝的廠商，相比之下，台積電仍然採用 FinFET 晶體管架構。但是三星卻在良率上遭遇了滑鐵盧，雖然三星近日否認了韓媒 ZDNet Korea 所報道的，三星 3nm 良率低於 20% 的消息，然而由於良率問題，三星 3nm 確實流失了大量客户。
谷歌的 Tensor 處理器在第四代之前都委託給三星電子代工部門，但從引入 3nm 工藝的第五代開始，就轉向了台積電。三星自家的 Exynos 2500 芯片也深受良率困擾，6 月 25 日，知名分析師郭明錤在 X（原推特）平台上發佈社交動態評論，稱由於三星自研的 Exynos 2500 處理器 3 納米芯片良率低於預期而無法出貨。
預計今年，包括智能手機、服務器、人工智能等在內的 Fabless 公司及 IT 大廠都將開始將 3nm 作為主要製程。在良率這個重要的考核指標面前，由於台積電的領先優勢，預計將獲得大部分大廠的 3nm 訂單，這將有可能進一步拉大台積電與三星電子的市佔率差距。
然而，即使是台積電，目前其 3nm 工藝的良率相較上一代也並不高。台積電目前也在積極提升 3nm 的良率。
良率低的問題不僅限於邏輯芯片領域，存儲芯片也面臨着同樣的挑戰。生成式 AI 正在消耗大量的 HBM 存儲芯片，但是良率一直是 Nvidia GPU 芯片大規模量產的攔路虎之一。據路透社報道，三星的高帶寬存儲 HBM3 芯片的生產良率約為 10%~20%，而 SK 海力士的 HBM3 良率可達 60%~70%。在傳統的 DRAM 存儲方面，三星第五代 10 納米級（1b）製程 DRAM 的良率未達業界 80% 至 90% 的一般目標，迫使三星在上個月成立專門工作小組以解決這一問題。
而接下來，生成式 AI 還在滾滾向前，對芯片算力的需求望不到底。為了獲得更高性能、更高算力的 AI 芯片：
一方面，邏輯廠商正在積極向 2nm 工藝突破，台積電和三星目前都計劃在 2025 年開始 2nm 大規模量產，與此同時，還在發力 FOPLP（扇出型面板級封裝）等先進封裝技術；
另一方面，存儲廠商也在大力投入下一代 HBM（即 HBM4）的研發，各種先進的技術也在考慮當中，例如混合鍵合。
可想而知，屆時良率又會成為一大難關。據《韓國經濟日報報道》，SK 海力士正在招聘數十名與 HBM 相關的職位，在其招聘啓事中顯示，希望尋找芯片專家能夠通過改進代工工藝和測試邏輯芯片，進而提高 HBM 芯片的良率。
良率低是半導體廠商普遍面臨的難題，也是制約芯片產業發展的瓶頸。從經濟學角度上講，提升芯片良率也可以視為摩爾定律的另一種延續。如何在新技術不斷推陳出新的背景下，提高良率，成為每一家半導體廠商必須解決的關鍵問題。
<h2>良率提升，為何如此難？</h2>
想要提高良率，首先要明確導致良率低的原因有哪些？影響半導體制造良率的因素眾多，但無外乎 “人、機、料、法、環、測”。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/d3a82f13-0733-4bed-9535-075688e80975.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="640" height="360" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/d3a82f13-0733-4bed-9535-075688e80975.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw"/>
具體而言：
<blockquote>
人：操作人員的技術水平和操作規範性直接影響生產過程的穩定性
機：半導體制造設備的精度和穩定性直接影響芯片的微觀結構和尺寸
料：原材料的純度和一致性影響芯片的質量
法：工藝參數控制和操作精度對良率至關重要
環：生產車間的環境因素會影響芯片的製造過程
測：測試設備性能和測試方法影響良率評估的準確性
</blockquote>
然而，隨着芯片製程不斷向先進製程邁進，影響良率的因素更是讓人 “難以捉摸”：
一方面，工藝的進步所涉及的工藝步驟和材料種類增多，芯片上的缺陷種類也越來越繁多，而且缺陷成因複雜，難以分析和排查。另一方面，新工藝、新材料、新設備的不斷引入也給良率提升帶來了新的挑戰。此外，提升良率需要投入大量的資金和人力，包括研發投入、設備投入、人才培養等。而且一些先進的檢測和分析手段也需要較高的成本。
這也是為何行業每往前邁進一個製程，良率都愈發難以提高。
<h2>為了提高良率，行業絞盡腦汁</h2>
為了提高半導體制造的良率，行業各方正不遺餘力地進行多方面的優化和創新。
減少污染物：半導體的紛繁複雜的多個工藝步驟過程要用到大量的氣體和溶液，作為半導體制造的 “血液”，這些氣/液體的純度和可靠性在很大程度上決定着半導體器件的性能品質和良率。根據業內人士估計，污染造成的產量損失高達 50%。
污染控制是半導體制造過程中至關重要的一環。如果氣體和溶液中存在污染物，例如顆粒、雜質等，就會導致芯片出現缺陷，降低良率，甚至造成芯片報廢。因此，如何有效去除這些污染物，確保 “血液” 的純淨，是半導體制造面臨的重大挑戰。
為了滿足產業對先進工藝的迫切需求和對良率提升的挑戰，全球過濾、分立和純化解決方案的專家，頗爾公司（Pall corporation）近年來持續加大投資，去年，頗爾位於北京工廠的 Gaskleen 和 Profile II 雙產線正式投產上市，今年 6 月份，頗爾又宣佈新加坡工廠投產，新增了 Litho 光刻和 WET 濕法化學兩條重要的過濾器產品線，可為當下先進工藝節點的邏輯和存儲芯片製造提供強有力的支持。
<img src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/7b5f2bc4-5c3f-4e13-bd6d-efb1f2eb5bf3.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" width="640" height="484" original-src="https://imageproxy.pbkrs.com/https://wpimg-wscn.awtmt.com/7b5f2bc4-5c3f-4e13-bd6d-efb1f2eb5bf3.png/query-aW1hZ2VWaWV3Mi8yL3cvNjQw"/>
頗爾能夠提供全系列的半導體過濾器，涵蓋 CMP 過濾器、光刻過濾器、氣體過濾、氣體純化系統、超純水過濾器、濕式蝕刻過濾器等等，這些強大的過濾器具有先進的納米級雜質攔截功能，可在不同的關鍵工藝中清除顆粒、雜質等污染物，確保芯片的高品質和高良率。此外，高效的過濾技術可以減少污染物對設備的損害，延長設備的使用壽命，降低維護成本。
工藝優化：工藝優化是提高良率的基石。通過不斷改進製程工藝，提高生產工藝的精度和可控性，減少缺陷的發生。例如，採用 EUV 光刻技術、3D 封裝/Chiplet/CoWos 等各種先進封裝技術等先進工藝。
引入 AI 和大數據分析技術：在半導體制造過程中，存在着大量的工藝參數和生產數據。藉助 AI、大數據等新興技術實現更高的良率和更少的投入，已經成為行業共識。半導體工廠的數據管理向智能化升級是大勢所趨。
工程智能（EI）、計算機集成製造（CIM）、製造執行系統（MES）等工業軟件是半導體制造的重要工具。隨着 AI 和大數據技術的融入，這些軟件也在不斷升級，為半導體工廠提供更加智能化的功能。在智能製造模式下，生產過程更加透明、可控，生產效率和產品質量得到顯著提升。
自動化升級：減少人為操作環節，降低人為操作失誤導致的缺陷率是提高良率的重要手段。自動引導車（AGV）、天車和自主移動機器人（AMR）的引入，正在加速半導體制造邁向智能製造的新時代。自動化設備的應用，可以有效減少人為操作環節，將工人從繁重的體力勞動和重複性工作中解放出來，從而降低人為操作失誤導致的缺陷率，提高生產效率和產品質量。
由此可以看出，提高半導體制造良率是一項複雜的系統工程，需要半導體廠商從材料、工藝、設備、管理等多方面入手，不斷創新和改進，才能有效降低缺陷率，提升產品競爭力。
<h2>結語</h2>
當今，良率提升成為半導體產業發展的核心驅動力之一。我們也看到像頗爾這樣的過濾器廠商積極進取，擴產建廠，不斷提升過濾技術的水平和產能，為先進工藝的應用和良率的提高保駕護航。
相信通過全產業鏈協作，持續攻堅克難，半導體行業一定能夠不斷提升良率水平，推動行業高質量發展，為全球經濟增長貢獻更大的力量。
本文作者：杜芹，來源：半導體行業觀察，原文標題：《半導體行業的 “良率之殤”》
</section>

三星電子

費城交易所 半導體 ETF - iShares

半導體 3 倍做空 - Direxion

半導體

半導體 3 倍做多 - Direxion

谷歌-C

谷歌-A

半導體行業面臨良率問題，良率低是制約芯片產業發展的瓶頸。良率是半導體工廠的核心競爭力，也是評估企業競爭力的重要標誌。三星在 3nm 芯片量產中遭遇良率問題，導致客户流失。谷歌轉向台積電代工，三星自家的 Exynos 2500 芯片也受到良率困擾。半導體行業需要提高良品率以提高生產率和降低成本。

- 半導體行業正面臨着艱苦的 “良率” 戰鬥，良率是工廠的核心競爭力，直接影響成本和產能利用率。
- 三星率先宣佈 3nm 量產，但良率問題導致客户流失，包括谷歌轉向台積電代工。台積電在 3nm 領先優勢下預計將獲得更多訂單。
- 為提高良率，行業進行工藝優化、污染控制、引入 AI 和大數據分析技術，以及自動化升級等多方面努力。廠商如頗爾不斷提升過濾技術水平，為行業發展保駕護航。