<p><em>基於人工智能的數字和模擬設計流程、多芯片創新以及廣泛的知識產權組合提供無與倫比的性能、功耗和麪積優勢</em></p>
<p><strong>亮點</strong></p>
<ul>
<li>在台積電 A16™ 和 N2P 上的數字和模擬設計流程通過 Synopsys.ai 實現了優化的性能和快速的模擬設計遷移</li>
<li>正在進行與台積電 A14 工藝的早期合作，以開發 Synopsys EDA 流程</li>
<li>在 3Dblox 和台積電的 CoWoS® 技術上進行合作，支持 5.5 倍光刻版尺寸封裝，加速下一代 AI 芯片中 3D 堆疊芯片的集成</li>
<li>Synopsys Foundation 和 Interface IP 的廣泛組合在台積電的 N2/N2P 工藝中提供最低功耗</li>
<li>行業內最完整的 IP 解決方案，支持領先的標準，包括 HBM4、1.6T 以太網、UCIe、PCIe 7.0 和 UALink，使數據密集型異構 SoC 中的高帶寬接口成為可能</li>
</ul>
<p>, /PRNewswire/ -- Synopsys, Inc. (納斯達克：SNPS) 今日宣佈與台積電的緊密合作，提供強大的 EDA 和 IP 解決方案，以加速 AI 芯片設計和 3D 多芯片設計創新，適用於台積電最先進的工藝和先進封裝技術。</p>
<p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg"/></p>
<p>最新的合作之一是在台積電 A16™ 和 N2P 工藝上提供經過認證的數字和模擬設計流程，以提高設計生產力和優化，得益於 Synopsys.ai™，並初步開發台積電 A14 工藝的 EDA 流程。Synopsys 和台積電還在為新發布的台積電 N3C 技術進行工具認證，基於現有的 N3P 設計解決方案。為了進一步加速超高密度 3D 堆疊的半導體設計，Synopsys 3DIC 編譯器獲得台積電認證，支持 3Dblox，並使台積電的 CoWoS® 技術與 5.5 倍光刻版中介層尺寸兼容。此外，Synopsys 在台積電的先進工藝上提供完整的、經過硅驗證的 IP 解決方案，使設計師能夠快速將所需功能集成到下一代設計中，達到最低功耗和最高性能。</p>
<p>&#34;Synopsys 和台積電正在幫助半導體行業加速安格斯特級設計的創新步伐，通過提供針對最先進工藝技術優化的關鍵 EDA 和 IP 解決方案，&#34; Synopsys 高級副總裁 Sanjay Bali 説。&#34;我們共同提供未來就緒的解決方案，使工程師能夠突破技術的界限，實現設計目標，並更快地將產品推向市場。&#34;</p>
<p>&#34;實現先進 SoC 設計的高質量結果和更快的上市時間是台積電與 Synopsys 長期合作的基石，&#34; 台積電高級技術業務發展總監 Lipen Yuan 説。&#34;與我們的開放創新平台® (OIP) 設計生態系統合作伙伴如 Synopsys 緊密合作，對於使我們的共同客户獲得經過認證的流程和高質量 IP 至關重要，這些都是滿足或超越他們在台積電先進工藝上設計目標的必要條件。&#34;</p>
<p><strong>在台積電的安格斯特級工藝上啓動設計</strong> Synopsys 的模擬和數字流程在台積電 A16™ 和 N2P 工藝上獲得認證，以提供優化的結果質量並加速模擬設計遷移。經過認證的背面佈線能力支持客户利用台積電 A16™ 工藝，改善功率分配和設計性能。基於模式的引腳訪問方法已針對台積電 N2P 和 A16™ 節點進行了增強，以提供具有競爭力的面積結果。為了進一步優化台積電 N2P 設計，Synopsys Fusion Compiler 增強了頻率優化 (Fmax) 引擎和智能合法化技術，以提升性能。</p>
<p>此外，針對台積電 A14 工藝的 Synopsys EDA 流程的持續合作展示了 Synopsys 繼續致力於為強大、高性能設計提供 Synopsys EDA 流程的承諾。</p>
<p>Synopsys IC Validator™ 籤核物理驗證解決方案，包括設計規則檢查 (DRC) 和佈局與原理圖 (LVS) 檢查，已獲得 A16™ 和 N2P 工藝的認證。此外，IC Validator 的高容量彈性架構無縫擴展 PERC 規則，以處理台積電 N2P 靜電放電 (ESD) 驗證，改善週轉時間。Synopsys 和台積電還合作認證了 IC Validator 3DIC 解決方案，以支持 3Dblox 標準。</p>
<p><strong>推動 3D 集成的成功採用</strong> Synopsys 和台積電通過使 3DIC 編譯器支持台積電的 CoWoS® 技術，領先於半導體創新，支持前所未有的 5.5 倍光刻版中介層尺寸，這在客户設計中得到了驗證。這一合作幫助共同客户滿足下一代 HPC 和 AI 芯片對計算性能的嚴格要求，採用晶圓對晶圓和芯片對晶圓的先進封裝。為了無縫遷移到 2.5D 和 3D 多芯片設計，Synopsys 的 3DIC 編譯器支持 3Dblox，並提供一個單一環境用於分析驅動的可行性探索、原型設計和佈局規劃。該平台提供高通量佈線自動化，以實現超高密度互連和提高生產力。3DIC 編譯器集成了多物理分析和籤核解決方案，並結合 Ansys 仿真技術進行功率、熱量和信號完整性分析。</p>
<p><strong>通過行業最廣泛的接口和基礎 IP 組合降低風險</strong> 被多家客户採用，Synopsys 為 TSMC 的 N2/N2P 工藝提供了最佳的接口和基礎 IP 解決方案，實現了先進 HPC、邊緣計算和汽車芯片的最大性能與最低功耗。Synopsys 的 IP 在數千個設計中的成功部署，使得 Synopsys 與 TSMC 繼續幫助共同客户降低集成風險，同時滿足嚴格的功耗、性能和麪積目標。Synopsys 針對 1.6T 以太網、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5 和 MIPI 等領先標準提供的完整、硅驗證的 IP 解決方案，以及嵌入式存儲器、邏輯庫和 IO，為首次硅成功提供了低風險的路徑。</p>
<p>此外，Synopsys 已擴展其 IP 解決方案組合，包括基於標準的 UALink 和 Ultra Ethernet IP，這些都是基於行業領先的 PCIe 和以太網 IP 構建的。Synopsys 的硅驗證 224G PHY IP 是高性能計算（HPC）系統的核心，已展示出廣泛的生態系統互操作性，包括光纖和銅連接，為即將到來的標準的先進 HPC 和 AI 芯片的早期啓動提供了支持。</p>
<p><strong>附加資源</strong> Synopsys 今天在聖克拉拉的 TSMC 技術研討會論壇上於 408 號展位舉辦了多個演示。欲瞭解更多信息，請訪問 Synopsys TSMC 技術研討會活動頁面。</p>
<p><strong>關於 Synopsys</strong></p>
<p>引領普遍智能時代，Synopsys, Inc.（納斯達克：SNPS）提供可信賴且全面的硅到系統設計解決方案，從電子設計自動化到硅 IP 及系統驗證和確認。我們與各行業的半導體和系統客户緊密合作，以最大化他們的研發能力和生產力，推動今天的創新，點燃明天的創造力。瞭解更多信息，請訪問 www.synopsys.com。</p>
<p><em>© 2025 Synopsys, Inc. 保留所有權利。Synopsys、Synopsys 標誌及其他 Synopsys 商標可在</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>上找到。其他公司或產品名稱可能是其各自所有者的商標。</em></p>
<p><strong>編輯聯繫</strong></p>
<p>Kelli Wheeler</p>
<p>Synopsys, Inc.</p>
<p>Corp-pr@synopsys.com</p>
<p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg"/></p>
<p>來源：Synopsys, Inc.</p>

新思科技

<p>新思科技與台積電宣佈合作，以增強先進半導體工藝的 EDA 和 IP 解決方案，特別是台積電的 A16 和 N2P 技術。此次合作旨在優化 AI 芯片和 3D 多芯片設計的設計生產力和性能。主要亮點包括經過認證的數字和模擬流程、在 CoWoS 技術下的 3D 集成進展，以及廣泛的硅驗證 IP 解決方案組合。此次合作將加速埃米級設計的創新，使下一代芯片更快上市</p>

<p><em>AI-Driven Digital and Analog Flows, Multi-Die Innovations, and Broad IP Portfolio Deliver Unmatched Performance, Power</em> <em>and</em> <em>Area Advantages</em></p>
<div class="lb-trans"><p><em>基於人工智能的數字和模擬設計流程、多芯片創新以及廣泛的知識產權組合提供無與倫比的性能、功耗和麪積優勢</em></p>
</div><p><strong>Highlights</strong></p>
<div class="lb-trans"><p><strong>亮點</strong></p>
</div><ul>
<li>Digital and analog design flows on TSMC A16™ and N2P deliver optimized performance and rapid analog design migration, enabled by Synopsys.ai</li>
<li>Early collaboration on TSMC A14 process underway for Synopsys EDA flows development</li>
<li>Collaboration on 3Dblox and TSMC's CoWoS® technologies for 5.5x reticle size packages, speeds integration of 3D stacked dies in next-generation AI chips</li>
<li>Broad portfolio of Synopsys Foundation and Interface IP provides the lowest power on TSMC's N2/N2P processes</li>
<li>Industry's most complete IP solutions for leading-edge standards, including HBM4, 1.6T Ethernet, UCIe, PCIe 7.0, and UALink, enable high-bandwidth interfaces in data-intensive heterogeneous SoCs</li>
</ul>
<div class="lb-trans"><ul>
<li>在台積電 A16™ 和 N2P 上的數字和模擬設計流程通過 Synopsys.ai 實現了優化的性能和快速的模擬設計遷移</li>
<li>正在進行與台積電 A14 工藝的早期合作，以開發 Synopsys EDA 流程</li>
<li>在 3Dblox 和台積電的 CoWoS® 技術上進行合作，支持 5.5 倍光刻版尺寸封裝，加速下一代 AI 芯片中 3D 堆疊芯片的集成</li>
<li>Synopsys Foundation 和 Interface IP 的廣泛組合在台積電的 N2/N2P 工藝中提供最低功耗</li>
<li>行業內最完整的 IP 解決方案，支持領先的標準，包括 HBM4、1.6T 以太網、UCIe、PCIe 7.0 和 UALink，使數據密集型異構 SoC 中的高帶寬接口成為可能</li>
</ul>
</div><p>, /PRNewswire/ --Synopsys, Inc. (Nasdaq: SNPS) announced today its ongoing close collaboration with TSMC to deliver robust EDA and IP solutions for TSMC's most advanced processes and advanced packaging technologies to accelerate AI chip design and 3D multi-die design innovation.</p>
<div class="lb-trans"><p>, /PRNewswire/ -- Synopsys, Inc. (納斯達克：SNPS) 今日宣佈與台積電的緊密合作，提供強大的 EDA 和 IP 解決方案，以加速 AI 芯片設計和 3D 多芯片設計創新，適用於台積電最先進的工藝和先進封裝技術。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg" alt="" original-src="https://mma.prnewswire.com/media/2671538/synopsys_tsmc_symposium2025.jpg"/></p>
<p>Among the newest collaborations is availability of certified digital and analog flows on TSMC A16™ and N2P processes for design productivity and optimization, enabled by Synopsys.ai™, andinitial development of EDA flows on TSMC's A14 process. Synopsys and TSMC are also working on thetool certification for the newly announced TSMC N3C technology, building on the available N3P design solutions. To further accelerate semiconductor design for ultra-high-density 3D stacking, the Synopsys 3DIC Compiler, certified by TSMC, supports 3Dblox and enables TSMC's CoWoS® technology with 5.5x-reticle interposer sizes. In addition, Synopsys provides complete, silicon-proven IP solutions on TSMC's advanced processes, enabling designers to rapidly integrate the necessary functionality into their next-generation designs with the lowest power and maximum performance.</p>
<div class="lb-trans"><p>最新的合作之一是在台積電 A16™ 和 N2P 工藝上提供經過認證的數字和模擬設計流程，以提高設計生產力和優化，得益於 Synopsys.ai™，並初步開發台積電 A14 工藝的 EDA 流程。Synopsys 和台積電還在為新發布的台積電 N3C 技術進行工具認證，基於現有的 N3P 設計解決方案。為了進一步加速超高密度 3D 堆疊的半導體設計，Synopsys 3DIC 編譯器獲得台積電認證，支持 3Dblox，並使台積電的 CoWoS® 技術與 5.5 倍光刻版中介層尺寸兼容。此外，Synopsys 在台積電的先進工藝上提供完整的、經過硅驗證的 IP 解決方案，使設計師能夠快速將所需功能集成到下一代設計中，達到最低功耗和最高性能。</p>
</div><p>&#34;Synopsys and TSMC are helping the semiconductor industry speed up the pace of innovation for Angstrom-scale designsby providing mission-critical EDA and IP solutions optimized for the most advanced process technologies,&#34; said Sanjay Bali, Senior Vice President of Strategy and Product Managementat Synopsys. &#34;Together, we are delivering future-ready solutions that empower engineers to push the boundaries of technology, achieve their design goals, and bring their products to market faster.&#34;</p>
<div class="lb-trans"><p>&#34;Synopsys 和台積電正在幫助半導體行業加速安格斯特級設計的創新步伐，通過提供針對最先進工藝技術優化的關鍵 EDA 和 IP 解決方案，&#34; Synopsys 高級副總裁 Sanjay Bali 説。&#34;我們共同提供未來就緒的解決方案，使工程師能夠突破技術的界限，實現設計目標，並更快地將產品推向市場。&#34;</p>
</div><p>&#34;Achieving high quality-of-results and faster time to market for advanced SoC designs are the cornerstone of the long-standing collaboration between TSMC and Synopsys,&#34; saidLipen Yuan, Senior Director of Advanced Technology Business Development at TSMC. &#34;Collaborating closely with our Open Innovation Platform® (OIP) design ecosystem partners like Synopsys is vital to enable our mutual customers with certified flows and high-quality IP that are essential to meet or exceed their design targets on TSMC's advanced processes.&#34;</p>
<div class="lb-trans"><p>&#34;實現先進 SoC 設計的高質量結果和更快的上市時間是台積電與 Synopsys 長期合作的基石，&#34; 台積電高級技術業務發展總監 Lipen Yuan 説。&#34;與我們的開放創新平台® (OIP) 設計生態系統合作伙伴如 Synopsys 緊密合作，對於使我們的共同客户獲得經過認證的流程和高質量 IP 至關重要，這些都是滿足或超越他們在台積電先進工藝上設計目標的必要條件。&#34;</p>
</div><p><strong>Jumpstart Designs on TSMC's Angstrom-Scale Processes</strong> Synopsys' analog and digital flows are certified on TSMC A16™ and N2P processes to deliver optimized quality of results and accelerate analog design migration. Certified backside routing capabilities support customers to take advantage ofthe TSMC A16™ process,improving power distribution and designperformance.Pattern-based pin access methodology has been enhanced for TSMC N2P and A16™ nodes to deliver competitive area results. To further optimize TSMC N2P designs, Synopsys Fusion Compileris enhanced with a frequency optimization (Fmax) engine and intelligent legalization technology to boost performance.</p>
<div class="lb-trans"><p><strong>在台積電的安格斯特級工藝上啓動設計</strong> Synopsys 的模擬和數字流程在台積電 A16™ 和 N2P 工藝上獲得認證，以提供優化的結果質量並加速模擬設計遷移。經過認證的背面佈線能力支持客户利用台積電 A16™ 工藝，改善功率分配和設計性能。基於模式的引腳訪問方法已針對台積電 N2P 和 A16™ 節點進行了增強，以提供具有競爭力的面積結果。為了進一步優化台積電 N2P 設計，Synopsys Fusion Compiler 增強了頻率優化 (Fmax) 引擎和智能合法化技術，以提升性能。</p>
</div><p>In addition, the ongoing collaboration on Synopsys EDA flows for TSMC's A14 process demonstrates Synopsys' continued commitment to enable Synopsys EDA flowsfor robust, high-performance designs.</p>
<div class="lb-trans"><p>此外，針對台積電 A14 工藝的 Synopsys EDA 流程的持續合作展示了 Synopsys 繼續致力於為強大、高性能設計提供 Synopsys EDA 流程的承諾。</p>
</div><p>Synopsys IC Validator™signoff physical verification solution, including Design Rule Checks (DRC) and Layout Versus Schematic (LVS) checking, is certified for A16™ and N2P processes. In addition, IC Validator's high-capacity elastic architecture seamlessly scaled PERC rules to handle TSMC N2P electrostatic discharge (ESD) verificationwith improved turnaround time. Synopsys and TSMC also collaborated to certify IC Validator 3DIC solution for the 3Dblox standard.</p>
<div class="lb-trans"><p>Synopsys IC Validator™ 籤核物理驗證解決方案，包括設計規則檢查 (DRC) 和佈局與原理圖 (LVS) 檢查，已獲得 A16™ 和 N2P 工藝的認證。此外，IC Validator 的高容量彈性架構無縫擴展 PERC 規則，以處理台積電 N2P 靜電放電 (ESD) 驗證，改善週轉時間。Synopsys 和台積電還合作認證了 IC Validator 3DIC 解決方案，以支持 3Dblox 標準。</p>
</div><p><strong>Driving Successful Adoption of 3D Integration</strong> Synopsys and TSMC are leading semiconductor innovation by enabling 3DIC Compiler to support TSMC's CoWoS® technology for unprecedented 5.5x reticle interposer sizes, which has been proven in customer designs. The collaboration helps mutual customers meet demanding compute performance requirements for next-generation HPC and AI chips using wafer-on-wafer and chip-on-wafer advanced packaging. For a seamless migration to 2.5D and 3D multi-die designs, Synopsys' 3DIC Compiler supports 3Dblox and provides a single environment for analysis-driven feasibility exploration, prototyping, and floorplanning.The platform offers high throughput routing automation to enable ultra-high-density interconnects and increased productivity. 3DIC Compiler integrates multi-physics analysis and signoff solutions combined with Ansys simulation technologies for power, thermal, and signal integrity analysis.</p>
<div class="lb-trans"><p><strong>推動 3D 集成的成功採用</strong> Synopsys 和台積電通過使 3DIC 編譯器支持台積電的 CoWoS® 技術，領先於半導體創新，支持前所未有的 5.5 倍光刻版中介層尺寸，這在客户設計中得到了驗證。這一合作幫助共同客户滿足下一代 HPC 和 AI 芯片對計算性能的嚴格要求，採用晶圓對晶圓和芯片對晶圓的先進封裝。為了無縫遷移到 2.5D 和 3D 多芯片設計，Synopsys 的 3DIC 編譯器支持 3Dblox，並提供一個單一環境用於分析驅動的可行性探索、原型設計和佈局規劃。該平台提供高通量佈線自動化，以實現超高密度互連和提高生產力。3DIC 編譯器集成了多物理分析和籤核解決方案，並結合 Ansys 仿真技術進行功率、熱量和信號完整性分析。</p>
</div><p><strong>Reduce Risk with Industry's Broadest Interface and Foundation IP Portfolio</strong> Adopted by multiple customers, Synopsys offers best-in-class Interface and Foundation IP solutions for TSMC's N2/N2P processes, enabling maximum performance with the lowest power for advanced HPC, edge, and automotive chips. With successful deployment of Synopsys IP in thousands of designs, Synopsys and TSMC continue to enable mutual customers to reduce integration risk while meeting stringent power, performance, and area targets. Synopsys' complete, silicon-proven IP solutions for leading standards such as 1.6T Ethernet, PCIe 7.0, UCIe, HBM4, USB4, DDR5, LPDDR6/5X/5, and MIPI, along with embedded memories, logic libraries and IOs, provide a low-risk path for first pass silicon success.</p>
<div class="lb-trans"><p><strong>通過行業最廣泛的接口和基礎 IP 組合降低風險</strong> 被多家客户採用，Synopsys 為 TSMC 的 N2/N2P 工藝提供了最佳的接口和基礎 IP 解決方案，實現了先進 HPC、邊緣計算和汽車芯片的最大性能與最低功耗。Synopsys 的 IP 在數千個設計中的成功部署，使得 Synopsys 與 TSMC 繼續幫助共同客户降低集成風險，同時滿足嚴格的功耗、性能和麪積目標。Synopsys 針對 1.6T 以太網、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5 和 MIPI 等領先標準提供的完整、硅驗證的 IP 解決方案，以及嵌入式存儲器、邏輯庫和 IO，為首次硅成功提供了低風險的路徑。</p>
</div><p>Additionally, Synopsys has expanded its IP solutions portfolio to include standards-based UALink and Ultra Ethernet IP, which is built on industry-leading PCIe and Ethernet IP. Synopsys' silicon-proven 224G PHY IP, a backbone of high-performance computing (HPC) systems, has demonstrated wide ecosystem interoperability including optical and copper connections, enabling an early start on advanced HPC and AI chips for upcoming standards.</p>
<div class="lb-trans"><p>此外，Synopsys 已擴展其 IP 解決方案組合，包括基於標準的 UALink 和 Ultra Ethernet IP，這些都是基於行業領先的 PCIe 和以太網 IP 構建的。Synopsys 的硅驗證 224G PHY IP 是高性能計算（HPC）系統的核心，已展示出廣泛的生態系統互操作性，包括光纖和銅連接，為即將到來的標準的先進 HPC 和 AI 芯片的早期啓動提供了支持。</p>
</div><p><strong>Additional Resources</strong> Synopsys is hosting several demonstrations at the TSMC Tech Symposium Forum today in Santa Clara at Booth #408. For more information, visit the Synopsys TSMC Tech Symposium event page.</p>
<div class="lb-trans"><p><strong>附加資源</strong> Synopsys 今天在聖克拉拉的 TSMC 技術研討會論壇上於 408 號展位舉辦了多個演示。欲瞭解更多信息，請訪問 Synopsys TSMC 技術研討會活動頁面。</p>
</div><p><strong>About Synopsys</strong></p>
<div class="lb-trans"><p><strong>關於 Synopsys</strong></p>
</div><p>Catalyzing the era of pervasive intelligence, Synopsys, Inc. (Nasdaq: SNPS) delivers trusted and comprehensive silicon to systems design solutions, from electronic design automation to silicon IP and system verification and validation. We partner closely with semiconductor and systems customers across a wide range of industries to maximize their R&amp;D capability and productivity, powering innovation today that ignites the ingenuity of tomorrow. Learn more at www.synopsys.com.</p>
<div class="lb-trans"><p>引領普遍智能時代，Synopsys, Inc.（納斯達克：SNPS）提供可信賴且全面的硅到系統設計解決方案，從電子設計自動化到硅 IP 及系統驗證和確認。我們與各行業的半導體和系統客户緊密合作，以最大化他們的研發能力和生產力，推動今天的創新，點燃明天的創造力。瞭解更多信息，請訪問 www.synopsys.com。</p>
</div><p><em>© 2025 Synopsys, Inc. All rights reserved. Synopsys, the Synopsys logo, and other Synopsys trademarks are available at</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>. Other company or product names may be trademarks of their respective owners.</em></p>
<div class="lb-trans"><p><em>© 2025 Synopsys, Inc. 保留所有權利。Synopsys、Synopsys 標誌及其他 Synopsys 商標可在</em> <em>https://www.synopsys.com/company/legal/trademarks-brands.html</em> <em>上找到。其他公司或產品名稱可能是其各自所有者的商標。</em></p>
</div><p><strong>Editorial Contact</strong></p>
<div class="lb-trans"><p><strong>編輯聯繫</strong></p>
</div><p>Kelli Wheeler</p>
<div class="lb-trans"><p>Kelli Wheeler</p>
</div><p>Synopsys, Inc.</p>
<div class="lb-trans"><p>Synopsys, Inc.</p>
</div><p>Corp-pr@synopsys.com</p>
<div class="lb-trans"><p>Corp-pr@synopsys.com</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg" alt="" original-src="https://mma.prnewswire.com/media/2186690/Synopsys_Logo_Purple.jpg"/></p>
<p>SOURCE Synopsys, Inc.</p>
<div class="lb-trans"><p>來源：Synopsys, Inc.</p>
</div>

新思科技與台積電在先進的台積電 A16 和 N2P 工藝上，通過認證的 EDA 流程引入埃米級設計 | SNPS 股票新聞