作者：周源/華爾街見聞
自新 CEO 陳立武上任以來，英特爾基本盤看來日益穩固，而新技術也進展頗大。
最近，英特爾在電子元件技術大會（ECTC）上披露了多項芯片封裝技術突破，尤其是 EMIB-T，用於提升芯片封裝尺寸和供電能力，以支持 HBM4/4e 等新技術。
此外還包括新分散式散熱器設計和新的熱鍵合技術，可提高可靠性和良率，並支持更精細的芯片間連接。
EMIB-T（Embedded Multi-die Interconnect Bridge with TSV）：是嵌入式多芯片互連橋接封裝技術的重大升級版本，專為高性能計算和異構集成設計。
EMIB-T 的技術升級主要集中在三個方面：引入 TSV 垂直互連、集成高功率 MIM 電容器和躍升封裝尺寸與集成密度。
首先，在傳統 EMIB 的硅橋結構中嵌入硅通孔（TSV），實現了多芯片間的垂直信號傳輸。
與傳統 EMIB 的懸臂式供電路徑相比，TSV 從封裝底部直接供電，將電源傳輸電阻降低 30% 以上，顯著減少了電壓降和信號噪聲。
這項設計使其能穩定支持 HBM4 和 HBM4e 等高帶寬內存的供電需求，同時兼容 UCIe-A 互連技術，數據傳輸速率可達 32 Gb/s+。
其次，為應對高速信號傳輸中的電磁干擾問題，EMIB-T 在橋接器內部集成了高密度金屬 - 絕緣體 - 金屬（MIM）電容器，可有效抑制電源噪聲，確保信號完整性。
這一創新使 EMIB-T 在複雜異構系統中保持穩定的通信性能，尤其適用於 AI 加速器和數據中心處理器等對信號質量要求極高的場景。
第三，EMIB-T 支持最大 120x180 毫米的封裝尺寸，單個封裝可集成超過 38 個橋接器和 12 個矩形裸片（die），凸塊間距已實現 45 微米，未來計劃進一步縮小至 35 微米甚至 25 微米。
這種高密度集成能力為 Chiplet 設計提供了更靈活的架構，比如在單個封裝中整合 CPU、GPU、HBM 內存和 AI 加速模塊，顯著提升系統級性能。
這項新技術將為英特爾代工廠擁有。
英特爾代工廠旨在利用尖端工藝節點技術，為英特爾內部和外部公司生產芯片。
現代處理器越來越多地採用複雜的異構設計，將多種類型的計算和內存組件集成到單個芯片封裝中，從而提升性能、成本和能效。
這些芯片設計依賴於日益複雜的先進封裝技術，而這些技術是異構設計的基石。
因此，為了與台積電等競爭對手保持同步，英特爾必須持續推進全新芯片技術的研發進程。
英特爾的這項 EMIB-T 技術，最初曾在 5 月英特爾的 Direct Connect 發佈，它將硅通孔（TSV）融入已廣泛使用的 EMIB 技術——一種嵌入封裝基板的硅橋，可在芯片/裸片之間提供通信和電源管道。 
EMIB-T 延續了傳統 EMIB 的 2.5D 封裝優勢（如靈活的芯片佈局），同時通過 TSV 向 3D 封裝（如 Foveros）靠攏。
TSV 的垂直互連路徑比傳統封裝走線縮短 50%+，不僅提升了數據傳輸速率（帶寬提升約 20%），還降低了通信延遲（延遲減少約 15%）。
這種混合架構使 EMIB-T 能在更大芯片尺寸下實現高密度集成，為未來異構計算平台提供關鍵支撐。
同時，使用 TSV 也提升了芯片間的通信帶寬，從而能集成高速 HBM4/4e 內存封裝，而使用 UCIe-A 互連技術，將數據傳輸速率也提升至 32 Gb/s+。
EMIB-T 支持有機基板和玻璃基板，後者憑藉更高的平整度和熱穩定性，可實現更精細的互連（如 25 微米凸塊間距）和更高效的信號傳輸，這是英特爾未來封裝戰略的重點方向。
為配合英特爾同期推出的分解式散熱器技術，EMIB-T 可將熱界面材料（TIM）的焊料空隙減少 25%，並支持集成微通道的散熱器，適用於熱設計功耗（TDP）高達 1000W 的芯片封裝，解決了高性能計算中的散熱難題。
這表明，英特爾正在從多個角度解決芯片散熱問題。 
新型熱壓粘合工藝通過最小化熱差，提升了大型封裝基板的製造良率和可靠性，進一步增強了 EMIB-T 的工業化部署能力。
EMIB-T 的核心目標是滿足 HBM4 內存和 UCIe 互連需求，這使其成為 AI 加速器、數據中心處理器和超算芯片的理想封裝方案。
通過 TSV 供電和 MIM 電容器的協同作用，EMIB-T 可穩定支持 HBM4 的 3.2 TB/s 帶寬，為大模型訓練和推理提供高效的內存訪問能力。
隨着半導體行業向 Chiplet 設計轉型，EMIB-T 為多來源芯片（如英特爾 CPU、第三方 GPU 和內存）的集成提供了統一封裝平台。
這不僅降低了客户的研發風險，還通過高密度互連和低功耗設計提升了系統級能效比。目前，AWS、思科等企業已與英特爾合作，將 EMIB-T 應用於下一代服務器和網絡設備。
EMIB-T 的推出，標誌着英特爾在先進封裝領域的技術追趕努力。
與台積電的 CoWoS 相比，EMIB-T 在電源完整性和信號穩定性維度更具優勢，而 Foveros-R 和 Foveros-B 等衍生技術（如採用重佈線層和橋片的封裝）則進一步拓展了其應用場景。
此外，西門子 EDA 已推出基於 TSV 的 EMIB-T 參考流程，從熱分析到信號完整性構建了完整的工具鏈，加速了該技術的商業化落地。
陳立武的努力，不止於推進英特爾的新封裝技術努力層面，也以更具有 “誠意” 的開放策略——為完全不使用任何英特爾製造組件的芯片提供封裝服務——有助於英特爾芯片製造服務與潛在的新客户建立關係。
英特爾計劃在 2025 年下半年實現 EMIB-T 封裝的量產，並逐步將凸塊間距從 45 微米縮小至 25 微米，以支持更高密度的芯片集成。
隨着玻璃基板技術的成熟，EMIB-T 有望在 2028 年實現單個封裝集成超過 24 顆 HBM，進一步推動內存帶寬的突破。
這一技術不僅是英特爾代工廠戰略的重要組成部分，也將對全球半導體封裝技術的發展方向產生深遠影響。

英特爾

台積電

EMIB-T，英特爾代工對標台積電的底氣。

- 英特爾在 ECTC 上展示了 EMIB-T 芯片封裝技術的多項突破。  
- EMIB-T 通過 TSV 提升供電能力，支持 HBM4 內存，增強信號完整性。  
- 該技術將推動英特爾代工廠的發展，並影響全球半導體封裝技術。  

賽道 Hyper | 媲美 CoWoS：英特爾突破先進封裝技術