當您通過我們文章中的鏈接購買時，Future 及其合作伙伴可能會獲得佣金。
<img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999"/>
來源：中芯國際
TechInsights 是一家受人尊敬的微電子研究公司，已對華為最新的海思 Kirin 9030 處理器進行了研究，發現其採用了他們所稱的 N+3 製造技術，這是中國半導體制造國際公司（SMIC）所能提供的最先進的製造工藝。儘管 TechInsights 聲稱 SMIC 的 N+3 是朝向 5nm 的一步，但它落後於領先芯片製造商的 5nm 級製造技術。
華為的海思 Kirin 9030 和 Kirin 9030 Pro 是該公司最新的系統級芯片（SoC），為 Mate 80 系列智能手機提供動力。標準版 reportedly 擁有 12 個核心，而 Pro 版則擁有 14 個核心，因此這兩款 SoC 在核心數量上超越了華為 2020 年的八核 Kirin 9000（由台積電使用其 5nm 級工藝技術製造），這表明該公司找到了一種方法，可以在不顯著增加功耗的情況下擠入更多核心，這顯然暗示了新的製造工藝。
實際上，TechInsights 的結構和尺寸分析確認 Kirin 9030 是使用 SMIC 的 N+3 製造技術製造的。然而，正如 SemiAnalysis 所估計的那樣，SMIC 的 N+3 並不是一個 5nm 級的製造工藝，正如人們可能認為的那樣，而是介於 7nm 和 5nm 之間，因此並不是一個真正的代際飛躍。這仍然意味着 SMIC 已經成功地將其最先進的製造技術推進到 N+1（第一代 7nm 級）和 N+2（第二代 7nm 級）之後，使用的是 2022 年前購買的設備以及一些國內工具。
&#34;Kirin 9030 是使用 SMIC 的 N+3 工藝製造的，這是其之前 7nm（N+2）節點的擴展，&#34; TechInsights 的分析師 Rajesh Krishnamurthy 寫道。&#34;然而，從絕對值來看，N+3 仍然遠遠低於行業的 5nm 工藝，來自台積電和三星。雖然 SMIC 在基於 DUV 的圖案化和 DTCO 技術方面進行了顯著創新，但該工藝預計將面臨重大的良率挑戰，特別是由於使用 DUV 多圖案化的金屬間距的激進縮放。&#34;
TechInsights 的結論並沒有透露太多，但至少措辭明確表明 N+3 並不是一個真正的代際飛躍，而是 SMIC 現有 7nm 級技術的增量擴展。通過稱其為 N+2 的 “擴展”，分析師們暗示前端縮放基本上已經耗盡：鰭間距（FP）、接觸聚合物間距（CPP）和基本晶體管幾何形狀沒有發生實質性變化。相反，SMIC 通過 DUV 驅動的 DTCO 和後端（BEOL）技巧提取剩餘的增益（該公司已經使用這些方法使其 N+1 成為 7nm 級節點的可行替代品），而不是通過與台積電或三星的 5nm 級工藝相當的乾淨節點過渡。
最重要的技術警告是關注使用 DUV 多圖案化的激進縮放金屬間距，因為多圖案化是風險集中之處。使用 DUV 縮放 BEOL 需要多個圖案化步驟，這些步驟必須非常精確地對齊，每一步都會增加線條粗糙度（通過錯位）和缺陷風險。與 FEOL 不同，FEOL 的性能逐漸下降，BEOL 的良率一旦超過疊加和變異預算就可能突然崩潰，這必須是 TechInsights 明確標記良率挑戰而不是原始縮放限制的原因。
總體而言，N+3 表明 SMIC 仍然可以在沒有 EUV 的情況下提高密度，但僅在快速上升的成本和下降的良率餘地下。這種設計決策使得該工藝更接近於 7nm/6nm 級節點，而不是 5nm 級節點。此外，這表明 SMIC 未來的進展將更依賴於通過 DTCO（這並不是無限的，可以這麼説）、創新的高密度庫和保守的時鐘，而不是進一步的光刻縮小，因為看起來該代工廠在 FEOL 層面只能做到這些。當然，先進的封裝仍然是 SMIC 未來擴展的最可行路徑，但這對於移動和其他低功耗設備並不真正適用。
<img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b"/>
Google 優選來源
在 Google 新聞上關注 Tom's Hardware ，或 將我們添加為優選來源 ，以便在您的信息流中獲取我們的最新新聞、分析和評論。

華為

華為的麒麟 9030 系統芯片，應用於 Mate 80 系列智能手機，基於中芯國際的 N+3 工藝，這是一種先進但不屬於 5nm 級別的技術。儘管其核心數量比前代產品更多，但面臨產量挑戰，並不是一次真正的代際飛躍。中芯國際的 N+3 是其 7nm 級技術的延伸，缺乏台積電和三星 5nm 工藝的縮放能力

When you buy through links on our articles, Future and its syndication partners may earn a commission.
<div class="lb-trans">當您通過我們文章中的鏈接購買時，Future 及其合作伙伴可能會獲得佣金。
</div><img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999" alt="" original-src="https://s.yimg.com/ny/api/res/1.2/3d8aHRW_LcDnfKS_S80KaA--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTU0MA--/https://media.zenfs.com/en/toms_hardware_319/3156e70c2c99fb7ba61d9b6d7daf2999"/>
Credit: SMIC
<div class="lb-trans">來源：中芯國際
</div>TechInsights, a respected microelectronics research company, has examined Huawei's latest HiSilicon Kirin 9030 processor and discovered that it was made using what they call N+3 fabrication technology, the most advanced manufacturing process that China's Semiconductor Manufacturing International Corp. (SMIC) has to offer. Although TechInsights claims that SMIC's N+3 is a step towards 5nm, it lags behind 5nm-class fabrication technologies from leading chipmakers.
<div class="lb-trans">TechInsights 是一家受人尊敬的微電子研究公司，已對華為最新的海思 Kirin 9030 處理器進行了研究，發現其採用了他們所稱的 N+3 製造技術，這是中國半導體制造國際公司（SMIC）所能提供的最先進的製造工藝。儘管 TechInsights 聲稱 SMIC 的 N+3 是朝向 5nm 的一步，但它落後於領先芯片製造商的 5nm 級製造技術。
</div>Huawei's HiSilicon Kirin 9030 and Kirin 9030 Pro are the company's latest system-on-chips (SoCs) that power Mate 80-series smartphones. The vanilla version reportedly has 12 cores, whereas the Pro version boasts with 14 cores, so both SoCs beat Huawei's eight-core Kirin 9000 from 2020 (made by TSMC using its 5nm-class process technology) in terms of core count, thus suggesting that the company has found a way to squeeze in more cores without significantly increasing power consumption, something that clearly implies on a new fabrication process.
<div class="lb-trans">華為的海思 Kirin 9030 和 Kirin 9030 Pro 是該公司最新的系統級芯片（SoC），為 Mate 80 系列智能手機提供動力。標準版 reportedly 擁有 12 個核心，而 Pro 版則擁有 14 個核心，因此這兩款 SoC 在核心數量上超越了華為 2020 年的八核 Kirin 9000（由台積電使用其 5nm 級工藝技術製造），這表明該公司找到了一種方法，可以在不顯著增加功耗的情況下擠入更多核心，這顯然暗示了新的製造工藝。
</div>Indeed, TechInsights's structural and dimensional analysis confirms that the Kirin 9030 is made using SMIC's N+3 manufacturing technology. Yet, as estimated by SemiAnalysis, SMIC's N+3 is not a 5nm-class fabrication process, as one might think, but rather something that sits between 7nm and 5nm and therefore is not a real generational leap. This still means that SMIC has managed to advance its most advanced manufacturing technology beyond N+1 (1st Generation 7nm-class) and then N+2 (2nd Generation 7nm-class) using equipment purchased before 2022, as well as some domestic tools.
<div class="lb-trans">實際上，TechInsights 的結構和尺寸分析確認 Kirin 9030 是使用 SMIC 的 N+3 製造技術製造的。然而，正如 SemiAnalysis 所估計的那樣，SMIC 的 N+3 並不是一個 5nm 級的製造工藝，正如人們可能認為的那樣，而是介於 7nm 和 5nm 之間，因此並不是一個真正的代際飛躍。這仍然意味着 SMIC 已經成功地將其最先進的製造技術推進到 N+1（第一代 7nm 級）和 N+2（第二代 7nm 級）之後，使用的是 2022 年前購買的設備以及一些國內工具。
</div>&#34;The Kirin 9030 is manufactured using SMIC’s N+3 process, a scaled extension of its previous 7nm (N+2) node,&#34; wrote Rajesh Krishnamurthy, an analyst with TechInsights. &#34;However, in absolute terms, N+3 remains substantially less scaled than industry 5nm processes from TSMC and Samsung. While SMIC has executed notable innovations in DUV-based patterning and DTCO techniques, the process is expected to face significant yield challenges, particularly due to aggressively scaled metal pitch using DUV multi-patterning.&#34;
<div class="lb-trans">&#34;Kirin 9030 是使用 SMIC 的 N+3 工藝製造的，這是其之前 7nm（N+2）節點的擴展，&#34; TechInsights 的分析師 Rajesh Krishnamurthy 寫道。&#34;然而，從絕對值來看，N+3 仍然遠遠低於行業的 5nm 工藝，來自台積電和三星。雖然 SMIC 在基於 DUV 的圖案化和 DTCO 技術方面進行了顯著創新，但該工藝預計將面臨重大的良率挑戰，特別是由於使用 DUV 多圖案化的金屬間距的激進縮放。&#34;
</div>TechInsights's conclusion does not reveal much, but at least the wording makes it clear that N+3 is not a true generational leap, but an incremental stretch of SMIC's existing 7nm-class technology. By calling it a 'scaled extension' of N+2, the analysts are signaling that front-end scaling is largely exhausted: fin pitch (FP), contacted poly pitch (CPP), and fundamental transistor geometry have not moved meaningfully. Instead, SMIC is extracting remaining gains through DUV-driven DTCO and back-end-of-line (BEOL) tricks (something the company has already used to make its N+1 a viable alternative for 7nm-class nodes), rather than through a clean node transition comparable to TSMC or Samsung's 5nm-class processes.
<div class="lb-trans">TechInsights 的結論並沒有透露太多，但至少措辭明確表明 N+3 並不是一個真正的代際飛躍，而是 SMIC 現有 7nm 級技術的增量擴展。通過稱其為 N+2 的 “擴展”，分析師們暗示前端縮放基本上已經耗盡：鰭間距（FP）、接觸聚合物間距（CPP）和基本晶體管幾何形狀沒有發生實質性變化。相反，SMIC 通過 DUV 驅動的 DTCO 和後端（BEOL）技巧提取剩餘的增益（該公司已經使用這些方法使其 N+1 成為 7nm 級節點的可行替代品），而不是通過與台積電或三星的 5nm 級工藝相當的乾淨節點過渡。
</div>The most important technical warning is the focus on aggressively scaled metal pitch using DUV multi-patterning, as multi-patterning is where the risk concentrates. Scaling BEOL with DUV requires several patterning steps that must line up extremely precisely, and each step adds to line roughness (via misalignment) and defect risk. Unlike FEOL, where performance degrades gradually, BEOL yield can collapse abruptly once overlay and variability budgets are exceeded, which must be a reason why TechInsights explicitly flags yield challenges rather than raw scaling limits.
<div class="lb-trans">最重要的技術警告是關注使用 DUV 多圖案化的激進縮放金屬間距，因為多圖案化是風險集中之處。使用 DUV 縮放 BEOL 需要多個圖案化步驟，這些步驟必須非常精確地對齊，每一步都會增加線條粗糙度（通過錯位）和缺陷風險。與 FEOL 不同，FEOL 的性能逐漸下降，BEOL 的良率一旦超過疊加和變異預算就可能突然崩潰，這必須是 TechInsights 明確標記良率挑戰而不是原始縮放限制的原因。
</div>In general, N+3 demonstrates that SMIC can still push density upwards without EUV, but only at rapidly rising cost and falling yield headroom. Such design decisions place the process firmly closer to a 7nm/6nm-class nodes rather than to 5nm-class nodes. Furthermore, it signals that SMIC's future progress will rely less on further lithographic shrink and more on design discipline via DTCO (which is not limitless, so to speak), innovative high-density libraries, and conservative clocks, because it looks like the foundry can only do this much on the FEOL level. Of course, advanced packaging remains the most viable path for SMIC's scaling going forward, but that does not really work for mobile and other low-power devices.
<div class="lb-trans">總體而言，N+3 表明 SMIC 仍然可以在沒有 EUV 的情況下提高密度，但僅在快速上升的成本和下降的良率餘地下。這種設計決策使得該工藝更接近於 7nm/6nm 級節點，而不是 5nm 級節點。此外，這表明 SMIC 未來的進展將更依賴於通過 DTCO（這並不是無限的，可以這麼説）、創新的高密度庫和保守的時鐘，而不是進一步的光刻縮小，因為看起來該代工廠在 FEOL 層面只能做到這些。當然，先進的封裝仍然是 SMIC 未來擴展的最可行路徑，但這對於移動和其他低功耗設備並不真正適用。
</div><img src="https://imageproxy.pbkrs.com/https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b" alt="" original-src="https://s.yimg.com/ny/api/res/1.2/XQiaOCPTVwxDez5nswKfqw--/YXBwaWQ9aGlnaGxhbmRlcjt3PTk2MDtoPTMwMg--/https://media.zenfs.com/en/toms_hardware_319/bc7d7608946e0fef6e1eab3901badd2b"/>
Google Preferred Source
<div class="lb-trans">Google 優選來源
</div>Follow Tom's Hardware on Google News , or add us as a preferred source , to get our latest news, analysis, &amp; reviews in your feeds.
<div class="lb-trans">在 Google 新聞上關注 Tom's Hardware ，或 將我們添加為優選來源 ，以便在您的信息流中獲取我們的最新新聞、分析和評論。
</div>

Huawei's latest mobile is armed with China's most advanced process node to date despite using blacklisted chipmaker — Huawei Kirin 9030 mobile SoC made on SMIC N+3 process, but can't compete with 5nm node

華為最新的手機搭載了中國目前最先進的工藝節點，儘管使用了被列入黑名單的芯片製造商——華為麒麟 9030 移動 SoC 採用中芯國際的 N+3 工藝製造，但仍無法與 5nm 節點相媲美