<p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;收聽帖子&#34;]') ?e</p>
<p>高帶寬內存是現代人工智能系統中的關鍵組件，尤其是在運行大規模訓練模型時——在 2026 年國際消費電子展（CES）上，Micron、三星和 SK 海力士的內存三巨頭展示了他們的 HBM4 產品。此次展會的重點是傳達 HBM4 設備的準備情況，以應對威脅人工智能擴展的 “內存牆”。</p>
<p>HBM4 承諾為內存牆提供解決方案——這是一個瓶頸，數據處理速度超過了內存將數據傳輸給處理器的能力——通過對高帶寬內存技術進行最重要的架構改造。它是專為下一代人工智能加速器和數據中心工作負載而設計，以實現帶寬、效率和系統級定製的重大提升。</p>
<p>HBM4，第六代高帶寬內存技術，通過超越漸進式速度提升，完全重新設計內存接口，幾乎將早期 HBM3 設備的性能提升了三倍，這些設備推動了生成性人工智能浪潮的第一波。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE"/></p>
<p><em>HBM4，半導體技術的代際飛躍，正在重寫人工智能基礎設施的規則。（來源：SK 海力士）</em></p>
<p>HBM4 通過集成邏輯芯片，將內存堆棧轉變為一個可以在數據到達主人工智能處理器之前處理基本數據的協處理器，代表了內存架構的另一個根本性轉變。這標誌着僅計算時代的結束，同時將內存從一個被動存儲單元轉變為一個主動組件。</p>
<p>HBM4 熱潮的主要驅動因素是 Nvidia 的 Rubin GPU 平台，目前已進入生產階段，並將自己定位為早期 HBM4 設備的首個和唯一消費者。Micron、三星和 SK 海力士據報道已開始向 Nvidia 交付 HBM4 樣品，並計劃在 2026 年開始大規模生產 HBM4 芯片。</p>
<h3><strong>SK 海力士在 2026 年 CES</strong></h3>
<p>在 2026 年 CES 上，SK 海力士作為當前 HBM 市場的領導者，佔據全球市場超過 50% 的份額，推出了一款具有 48GB 容量的 16 層 HBM4 設備。通過將 DRAM 堆疊至 16 層，它顯著提升了容量和速度，帶寬超過 2 TB 每秒。SK 海力士計劃在 2026 年第三季度開始大規模生產這些 HBM4 設備。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc"/></p>
<p><em>轉向 16 層 HBM4 堆棧面臨着巨大的工程挑戰。（來源：SK 海力士）</em></p>
<p>SK 海力士利用其專有的質量回流模塑填充（MR-MUF）技術，將單個 DRAM 晶圓薄至驚人的 30 微米，以符合 JEDEC 嚴格的 775 微米高度限制。在這裏，MR-MUF 加熱並連接 HBM 產品中所有垂直堆疊的芯片，使其更高效。</p>
<p>SK 海力士的 16 層 HBM4 設備的另一個顯著亮點是與台積電的合作，採用 12 納米邏輯作為基礎芯片，作為 HBM4 堆棧的控制邏輯或 “大腦”。這種從基於內存的節點轉向邏輯節點的轉變，實際上將 HBM4 變成了一個可以針對特定人工智能工作負載定製的內存解決方案。</p>
<h3><strong>三星迴歸</strong></h3>
<p>與 SK 海力士與台積電合作 HBM4 邏輯芯片不同，三星在其代工廠的 4 納米工藝節點上製造邏輯芯片，同時在一個屋檐下處理 3D 封裝。這使其成為唯一一個提供從硅到最終封裝的全套解決方案的 HBM4 供應商。</p>
<p>此外，與採用傳統 MR-MUF 技術製造 16 層 HBM4 的 SK 海力士不同，三星正在加速採用混合鍵合，這是一種將銅墊直接熔合到銅上的工藝，無需傳統微凸點。這顯著降低了堆疊高度並改善了熱散發，業界視其為應對下一代製造挑戰的長期解決方案。</p>
<p>然而，三星在 HBM4 領域最顯著的飛躍是採用 1c DRAM 工藝技術，這顯著提高了能效，三星消息來源稱。這是一個關鍵優勢，因為數據中心運營商一直在應對超過 1000 瓦的 GPU 的熱需求。根據 TrendForce，三星已開始生產其 1c DRAM，產量據報道接近 80% 的大規模生產目標。</p>
<p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" alt="" original-src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM"/></p>
<p><em>在 HBM 技術上落後於 SK 海力士後，三星正試圖通過提升其 DRAM 和邏輯芯片技術來區分其 HBM4 產品。（來源：三星）</em></p>
<p>雖然三星已向 Nvidia 的 Rubin 人工智能加速器交付樣品，並可能在 SK 海力士和 Micron 之前獲得資格，但它已經通過了 Broadcom 最新一代 TPU 的系統封裝（SiP）測試。因此，在過去幾年落後於 SK 海力士後，三星正在從 HBM3e 的挫折中反彈。</p>
<h3><strong>HBM4 內存戰爭</strong></h3>
<p>作為 HBM 三巨頭的第三位成員，Micron Technology 也滿足了 Nvidia 對 Rubin 人工智能加速器的 HBM4 規格，並已交付最終客户樣品。這家位於愛達荷州博伊西的內存芯片製造商正在積極擴大其 12 層、36 GB HBM 設備的生產能力，具有 2048 位接口。它的目標是在 2026 年底之前達到 15000 片專用於 HBM4 生產的晶圓產能。</p>
<p>與此同時，行業報告稱，Nvidia 在 2025 年第三季度修訂了其 Rubin GPU 的 HBM4 規格，將每引腳速度要求提高至 11 Gbps 以上。因此，Micron、三星和 SK 海力士重新提交了 HBM4 樣品，並繼續根據 Nvidia 更嚴格的要求完善其設計。</p>
<p>然而，HBM4 有望成為一種基礎技術，決定 AI 加速器訓練下一代智能 AI 模型的能力。難怪美光、三星和 SK 海力士這三家公司正在將大量晶圓產能從傳統的 DDR5 和移動內存中轉移出來。</p>
<p>隨着我們進入 2026 年，內存行業正密切關注美光、三星和 SK 海力士的 HBM4 設備的早期生產良率——2026 年可能會成為這些內存芯片製造商的又一個里程碑年。</p>
<h5>另見：</h5>
<p>JEDEC 最終確定 HBM4 標準</p>
<p>HBM 創新超越標準開發</p>
<p>SK 海力士憑藉首個 HBM4 維持內存領導地位</p>

美光科技

<p>在 2026 年國際消費電子展（CES）上，高帶寬內存（HBM4）成為了一個關鍵焦點，美光、三星和 SK 海力士展示了各自的進展。HBM4 解決了人工智能系統中的內存瓶頸，承諾在帶寬和效率上帶來顯著改善。SK 海力士展示了一款 16 層的 HBM4 設備，容量為 48GB，而三星則推出了一種獨特的 1c DRAM 工藝，以提高能效。美光也在加大其 HBM4 芯片的生產。這些公司的競爭突顯了內存技術在人工智能應用中的持續演變</p>

<p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;Listen to Post&#34;]') ?&gt;</p>
<div class="lb-trans"><p>//php echo do_shortcode('[responsivevoice_button voice=&#34;US English Male&#34; buttontext=&#34;收聽帖子&#34;]') ?e</p>
</div><p>High-bandwidth memory, a critical component in modern AI systems—particularly for running large-scale training models—was a centerpiece at CES 2026, with the memory trio of Micron, Samsung, and SK hynix holding their HBM4 cards. It was all about telegraphing the readiness of HBM4 devices, which address the “memory wall” that threatens to plateau AI scaling.</p>
<div class="lb-trans"><p>高帶寬內存是現代人工智能系統中的關鍵組件，尤其是在運行大規模訓練模型時——在 2026 年國際消費電子展（CES）上，Micron、三星和 SK 海力士的內存三巨頭展示了他們的 HBM4 產品。此次展會的重點是傳達 HBM4 設備的準備情況，以應對威脅人工智能擴展的 “內存牆”。</p>
</div><p>HBM4 is promising a solution to the memory wall—the bottleneck where data processing speeds outpace the ability of memory to feed that data to the processor—by carrying out the most significant architectural overhaul of high-bandwidth memory technology. It is purpose-built for next-generation AI accelerators and data center workloads to deliver major gains in bandwidth, efficiency, and system-level customization.</p>
<div class="lb-trans"><p>HBM4 承諾為內存牆提供解決方案——這是一個瓶頸，數據處理速度超過了內存將數據傳輸給處理器的能力——通過對高帶寬內存技術進行最重要的架構改造。它是專為下一代人工智能加速器和數據中心工作負載而設計，以實現帶寬、效率和系統級定製的重大提升。</p>
</div><p>HBM4, the sixth-generation high-bandwidth memory technology, does that by moving beyond incremental speed bumps to a complete redesign of the memory interface; it nearly triples the performance of early HBM3 devices that powered the first wave of the generative AI boom.</p>
<div class="lb-trans"><p>HBM4，第六代高帶寬內存技術，通過超越漸進式速度提升，完全重新設計內存接口，幾乎將早期 HBM3 設備的性能提升了三倍，這些設備推動了生成性人工智能浪潮的第一波。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg/query-cmVzaXplPTYxNiwzNzE" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_fa6d0f.jpeg?resize=616%2C371"/></p>
<p><em>HBM4, a generational leap in semiconductor technology, is rewriting the rules of AI infrastructure. (Source: SK hynix)</em></p>
<div class="lb-trans"><p><em>HBM4，半導體技術的代際飛躍，正在重寫人工智能基礎設施的規則。（來源：SK 海力士）</em></p>
</div><p>HBM4 represents another fundamental shift in memory architecture by integrating logic die and turning the memory stack into a co-processor that can handle basic data before it reaches the main AI processor. That marks the end of the compute-only era while transforming memory from a passive storage bin to an active component.</p>
<div class="lb-trans"><p>HBM4 通過集成邏輯芯片，將內存堆棧轉變為一個可以在數據到達主人工智能處理器之前處理基本數據的協處理器，代表了內存架構的另一個根本性轉變。這標誌着僅計算時代的結束，同時將內存從一個被動存儲單元轉變為一個主動組件。</p>
</div><p>The primary driver of the HBM4 frenzy is Nvidia’s Rubin GPU platform, now in production and positioning itself as the initial and exclusive consumer of early HBM4 devices. Micron, Samsung, and SK hynix have reportedly started delivering HBM4 samples to Nvidia, and they are planning to begin mass manufacturing of HBM4 chips in 2026.</p>
<div class="lb-trans"><p>HBM4 熱潮的主要驅動因素是 Nvidia 的 Rubin GPU 平台，目前已進入生產階段，並將自己定位為早期 HBM4 設備的首個和唯一消費者。Micron、三星和 SK 海力士據報道已開始向 Nvidia 交付 HBM4 樣品，並計劃在 2026 年開始大規模生產 HBM4 芯片。</p>
</div><h3><strong>SK Hynix at CES 2026</strong></h3>
<div class="lb-trans"><h3><strong>SK 海力士在 2026 年 CES</strong></h3>
</div><p>At CES 2026, SK hynix, the current HBM leader commanding more than 50% of the global market, unveiled a 16-layer HBM4 device with 48 gigabytes of capacity. By stacking DRAM up to 16 layers, it significantly boosts both capacity and speed, achieving bandwidth exceeding 2 TB per second. SK Hynix is planning to begin mass production of these HBM4 devices in the third quarter of 2026.</p>
<div class="lb-trans"><p>在 2026 年 CES 上，SK 海力士作為當前 HBM 市場的領導者，佔據全球市場超過 50% 的份額，推出了一款具有 48GB 容量的 16 層 HBM4 設備。通過將 DRAM 堆疊至 16 層，它顯著提升了容量和速度，帶寬超過 2 TB 每秒。SK 海力士計劃在 2026 年第三季度開始大規模生產這些 HBM4 設備。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_681059.jpeg/query-cmVzaXplPTY0MCw1Njc" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_681059.jpeg?resize=640%2C567"/></p>
<p><em>The transition to 16-layer HBM4 stacks presents formidable engineering challenges. (Source: SK</em> <em>H</em> <em>ynix)</em></p>
<div class="lb-trans"><p><em>轉向 16 層 HBM4 堆棧面臨着巨大的工程挑戰。（來源：SK 海力士）</em></p>
</div><p>SK Hynix utilized its proprietary Mass Reflow Molded Underfill (MR-MUF) technology to thin individual DRAM wafers to a staggering 30 µm to fit within JEDEC’s strict 775-µm height limit. Here, MR-MUF heats and interconnects all the vertically stacked chips in HBM products, making it more efficient.</p>
<div class="lb-trans"><p>SK 海力士利用其專有的質量回流模塑填充（MR-MUF）技術，將單個 DRAM 晶圓薄至驚人的 30 微米，以符合 JEDEC 嚴格的 775 微米高度限制。在這裏，MR-MUF 加熱並連接 HBM 產品中所有垂直堆疊的芯片，使其更高效。</p>
</div><p>Another notable highlight of SK Hynix’s 16-layer HBM4 device is the Korean memory giant’s alliance with TSMC to incorporate 12-nm logic as the base die, serving as the control logic or brain of the HBM4 stack. This shift from memory-based nodes to logic nodes effectively turns HBM4 into a custom memory solution that can be tailored for specific AI workloads.</p>
<div class="lb-trans"><p>SK 海力士的 16 層 HBM4 設備的另一個顯著亮點是與台積電的合作，採用 12 納米邏輯作為基礎芯片，作為 HBM4 堆棧的控制邏輯或 “大腦”。這種從基於內存的節點轉向邏輯節點的轉變，實際上將 HBM4 變成了一個可以針對特定人工智能工作負載定製的內存解決方案。</p>
</div><h3><strong>Samsung is back</strong></h3>
<div class="lb-trans"><h3><strong>三星迴歸</strong></h3>
</div><p>Unlike SK Hynix, which has joined hands with TSMC for HBM4’s logic die, Samsung has manufactured the logic die in its foundry’s 4-nm process node while handling 3D packaging under one roof. That makes it the only HBM4 supplier with a turnkey solution that controls the entire stack from silicon to final packaging.</p>
<div class="lb-trans"><p>與 SK 海力士與台積電合作 HBM4 邏輯芯片不同，三星在其代工廠的 4 納米工藝節點上製造邏輯芯片，同時在一個屋檐下處理 3D 封裝。這使其成為唯一一個提供從硅到最終封裝的全套解決方案的 HBM4 供應商。</p>
</div><p>Moreover, unlike SK Hynix, which employs traditional MR-MUF technology to manufacture 16-layer HBM4, Samsung is racing ahead with hybrid bonding, a process in which copper pads are fused directly to copper without the use of traditional micro-bumps. It significantly reduces stack height and improves thermal dissipation, and the industry sees it as a long-term solution to next-generation manufacturing challenges.</p>
<div class="lb-trans"><p>此外，與採用傳統 MR-MUF 技術製造 16 層 HBM4 的 SK 海力士不同，三星正在加速採用混合鍵合，這是一種將銅墊直接熔合到銅上的工藝，無需傳統微凸點。這顯著降低了堆疊高度並改善了熱散發，業界視其為應對下一代製造挑戰的長期解決方案。</p>
</div><p>However, Samsung’s most notable leap in the HBM4 realm comes with the adoption of 1c DRAM process technology, which significantly improves energy efficiency, according to Samsung sources. That is a critical advantage because data center operators have been struggling with the thermal demands of GPUs exceeding 1,000 watts. According to TrendForce, Samsung has started production of its 1c DRAM with yields reportedly nearing its 80% mass-production target.</p>
<div class="lb-trans"><p>然而，三星在 HBM4 領域最顯著的飛躍是採用 1c DRAM 工藝技術，這顯著提高了能效，三星消息來源稱。這是一個關鍵優勢，因為數據中心運營商一直在應對超過 1000 瓦的 GPU 的熱需求。根據 TrendForce，三星已開始生產其 1c DRAM，產量據報道接近 80% 的大規模生產目標。</p>
</div><p><img src="https://imageproxy.pbkrs.com/https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg/query-cmVzaXplPTY0MCwzNTM" alt="" original-src="https://www.eetimes.com/wp-content/uploads/image_87cbdb.jpeg?resize=640%2C353"/></p>
<p><em>After falling behind SK</em> <em>H</em> <em>ynix in HBM technology, Samsung is attempting to differentiate its HBM4 offerings by enhancing its DRAM and logic die technologies. (Source: Samsung)</em></p>
<div class="lb-trans"><p><em>在 HBM 技術上落後於 SK 海力士後，三星正試圖通過提升其 DRAM 和邏輯芯片技術來區分其 HBM4 產品。（來源：三星）</em></p>
</div><p>While Samsung has delivered samples for Nvidia’s Rubin AI accelerators and is likely to qualify before SK Hynix and Micron, it has already passed Broadcom’s system-in-package (SiP) testing for Google’s latest-generation TPUs. So, after falling behind SK Hynix in past years, Samsung is bouncing back from its HBM3e setbacks.</p>
<div class="lb-trans"><p>雖然三星已向 Nvidia 的 Rubin 人工智能加速器交付樣品，並可能在 SK 海力士和 Micron 之前獲得資格，但它已經通過了 Broadcom 最新一代 TPU 的系統封裝（SiP）測試。因此，在過去幾年落後於 SK 海力士後，三星正在從 HBM3e 的挫折中反彈。</p>
</div><h3><strong>The HBM4 memory war</strong></h3>
<div class="lb-trans"><h3><strong>HBM4 內存戰爭</strong></h3>
</div><p>Micron Technology, the third member of the HBM troika, has also met Nvidia’s HBM4 specifications for Rubin AI accelerators, and it has delivered final customer samples. The Boise, Idaho-based memory chipmaker has been aggressively expanding manufacturing capacity for its 12-layer, 36 GB HBM devices featuring a 2,048-bit interface. It is targeting a capacity of 15,000 wafers dedicated to HBM4 manufacturing by the end of 2026.</p>
<div class="lb-trans"><p>作為 HBM 三巨頭的第三位成員，Micron Technology 也滿足了 Nvidia 對 Rubin 人工智能加速器的 HBM4 規格，並已交付最終客户樣品。這家位於愛達荷州博伊西的內存芯片製造商正在積極擴大其 12 層、36 GB HBM 設備的生產能力，具有 2048 位接口。它的目標是在 2026 年底之前達到 15000 片專用於 HBM4 生產的晶圓產能。</p>
</div><p>Meanwhile, industry reports claim that Nvidia revised the HBM4 specifications for its Rubin GPUs in the third quarter of 2025, raising the required per-pin speed to above 11 Gbps. As a result, Micron, Samsung, and SK Hynix resubmitted HBM4 samples and continue to refine their designs in response to Nvidia’s more stringent requirements.</p>
<div class="lb-trans"><p>與此同時，行業報告稱，Nvidia 在 2025 年第三季度修訂了其 Rubin GPU 的 HBM4 規格，將每引腳速度要求提高至 11 Gbps 以上。因此，Micron、三星和 SK 海力士重新提交了 HBM4 樣品，並繼續根據 Nvidia 更嚴格的要求完善其設計。</p>
</div><p>Nevertheless, HBM4 is poised to become a foundational technology that will determine AI accelerators’ ability to train next-generation agentic AI models. No wonder the HBM trio of Micron, Samsung, and SK Hynix is diverting massive amounts of wafer capacity away from traditional DDR5 and mobile memory.</p>
<div class="lb-trans"><p>然而，HBM4 有望成為一種基礎技術，決定 AI 加速器訓練下一代智能 AI 模型的能力。難怪美光、三星和 SK 海力士這三家公司正在將大量晶圓產能從傳統的 DDR5 和移動內存中轉移出來。</p>
</div><p>As we enter 2026, the memory industry is closely watching early production yields of HBM4 devices from Micron, Samsung, and SK Hynix—and 2026 is likely to be another landmark year for these memory chipmakers.</p>
<div class="lb-trans"><p>隨着我們進入 2026 年，內存行業正密切關注美光、三星和 SK 海力士的 HBM4 設備的早期生產良率——2026 年可能會成為這些內存芯片製造商的又一個里程碑年。</p>
</div><h5>See also:</h5>
<div class="lb-trans"><h5>另見：</h5>
</div><p>JEDEC finalizes HBM4 standard</p>
<div class="lb-trans"><p>JEDEC 最終確定 HBM4 標準</p>
</div><p>HBM Innovation Outpaces Standards Development</p>
<div class="lb-trans"><p>HBM 創新超越標準開發</p>
</div><p>SK hynix Maintains Memory Leadership with First HBM4</p>
<div class="lb-trans"><p>SK 海力士憑藉首個 HBM4 維持內存領導地位</p>
</div>

The State of HBM4 Chronicled at CES 2026

- 高帶寬內存 HBM4 在 CES 2026 上成為焦點，為 AI 提供新解決方案。  
- SK hynix、三星和美光三家巨頭正在積極推進 HBM4 的生產與應用。  
- HBM4 提供顯著帶寬提升，有望改變 AI 基礎設施格局。

HBM4 的現狀在 2026 年 CES 上被詳細記錄