<p>中國的芯片設計軟件行業正在支持華為技術公司雄心勃勃的新架構，旨在生產能夠與全球領先產品競爭的芯片，但分析師警告稱，地方企業在打破美國競爭對手的市場壟斷之前，仍面臨陡峭的上升之路。作為主要的中國電子設計自動化（EDA）提供商，華大九天成為了這一新芯片製造方法的最新支持者。該公司最近推出了 Argus，一種用於三維集成電路（3D IC）設計的新物理驗證平台，集成在其不斷擴展的工具套件中。它將 3D IC 技術描述為實施華為 “Tau Scaling Law” 的 “關鍵載體”。這一公告是在北京大學的研究人員聲稱取得突破後發佈的，他們展示了一種使用 “真實 3D” 方法的 EDA 工具原型，聲稱與華為的 LogicFolding 架構兼容。這一里程碑的發佈恰好是在華為上個月底推出其 Tau Scaling 框架的前一天。作為摩爾定律的替代方案，Tau Scaling Law 將芯片開發的重點從縮小晶體管轉向壓縮信號在系統中的傳播時間。通過將平面電路垂直堆疊成 3D 結構，採用 “LogicFolding” 方法，旨在在不依賴於受美國製裁限制的先進西方光刻設備的情況下，匹配領先芯片的晶體管密度和性能。這一系列發展凸顯了中國半導體行業如何迅速適應華為的範式轉變。支持這一新架構需要能夠處理硅行為新複雜數學模型的專業 EDA 工具。然而，關於這些新興工具是否能夠立即融入商業工作流程，仍然存在嚴重質疑。業內人士表示，中國的國內 EDA 工具包在其更廣泛的半導體自給自足努力中仍然是一個薄弱環節。“中國能否開發出自己的支持 EDA 設計和仿真工具，對於 Tau Scaling Law 的採用來説是一個非常困難的挑戰，” 中國人工智能芯片公司 ListenAI 的市場副總裁韓朝陽表示。他補充道，這樣的發展不僅需要華為的突破，還需要國內芯片供應鏈的協調努力。“傳統的 EDA 是為 [二維] 平面佈線設計的，而 3D 摺疊需要多層佈局和佈線、跨層時序收斂和跨層電源完整性分析，” 中國半導體研究公司 ICwise 在 5 月底的一份研究報告中表示。它補充道，國內和國際研究人員仍在追趕這一領域。ICwise 預計，這一步驟至少需要四到五年的工程實施。儘管如此，分析師認為，主要的國內 EDA 提供商將從華為到 2031 年實現 1.4 納米等效芯片的雄心目標中受益。國內 EDA 預計將從 “用海外工具填補空白” 轉向 “以國內流程、架構和系統為導向的協同創新”，華創證券分析師吳明遠在 5 月底的一份研究報告中表示。具備流程協作、製造數據閉環系統和客户生態系統定位能力的供應商預計將首先受益，吳指出，華大九天、Primarius Technologies 和 Semitronix 這三家上市的國內 EDA 提供商是最大的受益者之一。儘管圍繞 Tau Scaling 進展的樂觀情緒，但這三家公司仍在美國技術公司 Synopsys、Cadence Design Systems 和 Siemens EDA 的陰影下運作。“中國無法構建具有競爭力的 EDA 工具，因為軟件複雜性沒有物理上限，” 研究公司 SemiAnalysis 在最近的一份報告中表示，並補充説，中國供應商更可能在服務中國成熟節點市場時 “穩定在 5 億到 10 億美元的收入”。目前，地方工具大多隻能處理孤立的方面，但主要障礙是缺乏國內的 “全流程” 數字解決方案。相比之下，Synopsys 和 Cadence 提供端到端的集成生態系統。儘管如此，SemiAnalysis 的數據表明，近年來，國內公司在北京推動芯片自給自足的背景下，獲得了更大的全球市場份額。根據 SemiAnalysis 的數據，中國的 EDA 收入從 2018 年到 2024 年上升，其全球市場份額從 0.9% 上升到 5.3%。這三家上市的中國 EDA 供應商在 2024 年共同創造了 3.08 億美元的收入，佔全球市場的約 1.8%。</p>

鏗騰電子

華大九天

新思科技

SNPX

<p>中國的芯片設計軟件行業正在支持華為的新 “Tau Scaling Law” 架構，該架構利用 3D 集成技術繞過美國製裁。儘管像華大九天這樣的公司正在開發支持的 EDA 工具，但分析師警告稱，存在重大技術障礙，並且在國內解決方案能夠與美國巨頭如新思科技和鏗騰電子相抗衡之前，還需要數年的時間。儘管面臨這些挑戰，中國的 EDA 供應商預計將受益於對協同創新需求的增加，其全球市場份額穩步上升</p>

<p>China’s chip design software industry is rallying behind Huawei Technologies’ ambitious new architecture aimed at producing chips that can rival leading global products, but analysts warn a steep uphill climb remains before local players can break the market stranglehold of US rivals. Empyrean Technology, a major Chinese electronic design automation (EDA) provider, became the latest supporter of the new chipmaking methodology. The company recently unveiled Argus, a new physical verification platform for three-dimensional integrated circuit (3D IC) design, integrated into its expanding suite of tools. It described 3D IC technology as “a key carrier” for implementing Huawei’s “Tau Scaling Law”. The announcement followed a claimed breakthrough by researchers at Peking University, who unveiled a prototype EDA tool using a “true-3D” approach, said to be compatible with Huawei’s LogicFolding architecture. That milestone came just one day after Huawei introduced its Tau Scaling framework late last month. Presented as an alternative to Moore’s Law, the Tau Scaling Law shifts the focus of chip development from shrinking transistors to compressing signal travel time across a system. By stacking flat circuits vertically into 3D structures through “LogicFolding”, the approach aims to match the transistor density and performance of leading-edge chips without relying on advanced Western lithography equipment restricted by US sanctions. The string of developments underscores how China’s semiconductor industry is rushing to adapt to Huawei’s paradigm shift. Supporting the new architecture requires specialised EDA tools capable of handling new, complex mathematical models for silicon behaviour. Yet serious questions remain over whether these nascent tools can be immediately integrated into commercial workflows. Industry insiders said China’s domestic EDA toolkits remained a weak link in its broader semiconductor self-sufficiency drive. “Whether China can develop its own supporting EDA design and simulation tools is a very difficult thing to crack for the adoption of Tau Scaling Law,” said Han Chaoyang, vice-president of marketing at Chinese artificial intelligence chip company ListenAI. Such development would require not only Huawei’s breakthrough, but coordinated efforts across the domestic chip supply chain, he added. “Traditional EDA is designed for [two-dimensional] planar routing, while 3D folding requires multi-layer layout and routing, cross-layer timing convergence, and cross-layer power integrity analysis,” Chinese semiconductor research firm ICwise said in a research note in late May. Domestic and international researchers were still catching up on this area, it added. ICwise expected the step to take at least four or five years of engineering implementation. Still, analysts believed major domestic EDA providers would benefit from opportunities brought by Huawei’s ambitious target of achieving 1.4 nanometre-equivalent chips by 2031. Domestic EDA was projected to move from “filling the gaps with overseas tools” to “collaborative innovation” oriented towards domestic processes, architectures and systems, said Wu Mingyuan, an analyst at Huachuang Securities, in a research note in late May. Vendors with capabilities in process collaboration, manufacturing data closed-loop systems, and customer ecosystem positioning are expected to benefit first, Wu said, highlighting Empyrean Technology, Primarius Technologies and Semitronix – the three listed domestic EDA providers – as among the biggest beneficiaries. Despite the optimism surrounding the Tau Scaling advancements, the three firms still operate largely in the shadow of US-based technology firms Synopsys, Cadence Design Systems and Siemens EDA. “China cannot build competitive EDA tools because software complexity has no physical ceiling,” research firm SemiAnalysis said in a recent report, adding that Chinese vendors were more likely to “stabilise at US$500 million to US$1 billion in revenue serving China’s mature-node market”. Currently, local tools can mostly handle isolated aspects, but the primary hurdle is the lack of a domestic “full-flow” digital solution. In contrast, Synopsys and Cadence offer end-to-end, integrated ecosystems. Still, SemiAnalysis data showed domestic companies had gained a larger global share in recent years amid Beijing’s push for chip self-sufficiency. China’s EDA revenue rose from 2018 to 2024, with its global market share rising from 0.9 per cent to 5.3 per cent, according to SemiAnalysis. The three publicly traded Chinese EDA vendors together generated US$308 million in 2024, accounting for around 1.8 per cent of the global market, it added.</p>
<div class="lb-trans"><p>中國的芯片設計軟件行業正在支持華為技術公司雄心勃勃的新架構，旨在生產能夠與全球領先產品競爭的芯片，但分析師警告稱，地方企業在打破美國競爭對手的市場壟斷之前，仍面臨陡峭的上升之路。作為主要的中國電子設計自動化（EDA）提供商，華大九天成為了這一新芯片製造方法的最新支持者。該公司最近推出了 Argus，一種用於三維集成電路（3D IC）設計的新物理驗證平台，集成在其不斷擴展的工具套件中。它將 3D IC 技術描述為實施華為 “Tau Scaling Law” 的 “關鍵載體”。這一公告是在北京大學的研究人員聲稱取得突破後發佈的，他們展示了一種使用 “真實 3D” 方法的 EDA 工具原型，聲稱與華為的 LogicFolding 架構兼容。這一里程碑的發佈恰好是在華為上個月底推出其 Tau Scaling 框架的前一天。作為摩爾定律的替代方案，Tau Scaling Law 將芯片開發的重點從縮小晶體管轉向壓縮信號在系統中的傳播時間。通過將平面電路垂直堆疊成 3D 結構，採用 “LogicFolding” 方法，旨在在不依賴於受美國製裁限制的先進西方光刻設備的情況下，匹配領先芯片的晶體管密度和性能。這一系列發展凸顯了中國半導體行業如何迅速適應華為的範式轉變。支持這一新架構需要能夠處理硅行為新複雜數學模型的專業 EDA 工具。然而，關於這些新興工具是否能夠立即融入商業工作流程，仍然存在嚴重質疑。業內人士表示，中國的國內 EDA 工具包在其更廣泛的半導體自給自足努力中仍然是一個薄弱環節。“中國能否開發出自己的支持 EDA 設計和仿真工具，對於 Tau Scaling Law 的採用來説是一個非常困難的挑戰，” 中國人工智能芯片公司 ListenAI 的市場副總裁韓朝陽表示。他補充道，這樣的發展不僅需要華為的突破，還需要國內芯片供應鏈的協調努力。“傳統的 EDA 是為 [二維] 平面佈線設計的，而 3D 摺疊需要多層佈局和佈線、跨層時序收斂和跨層電源完整性分析，” 中國半導體研究公司 ICwise 在 5 月底的一份研究報告中表示。它補充道，國內和國際研究人員仍在追趕這一領域。ICwise 預計，這一步驟至少需要四到五年的工程實施。儘管如此，分析師認為，主要的國內 EDA 提供商將從華為到 2031 年實現 1.4 納米等效芯片的雄心目標中受益。國內 EDA 預計將從 “用海外工具填補空白” 轉向 “以國內流程、架構和系統為導向的協同創新”，華創證券分析師吳明遠在 5 月底的一份研究報告中表示。具備流程協作、製造數據閉環系統和客户生態系統定位能力的供應商預計將首先受益，吳指出，華大九天、Primarius Technologies 和 Semitronix 這三家上市的國內 EDA 提供商是最大的受益者之一。儘管圍繞 Tau Scaling 進展的樂觀情緒，但這三家公司仍在美國技術公司 Synopsys、Cadence Design Systems 和 Siemens EDA 的陰影下運作。“中國無法構建具有競爭力的 EDA 工具，因為軟件複雜性沒有物理上限，” 研究公司 SemiAnalysis 在最近的一份報告中表示，並補充説，中國供應商更可能在服務中國成熟節點市場時 “穩定在 5 億到 10 億美元的收入”。目前，地方工具大多隻能處理孤立的方面，但主要障礙是缺乏國內的 “全流程” 數字解決方案。相比之下，Synopsys 和 Cadence 提供端到端的集成生態系統。儘管如此，SemiAnalysis 的數據表明，近年來，國內公司在北京推動芯片自給自足的背景下，獲得了更大的全球市場份額。根據 SemiAnalysis 的數據，中國的 EDA 收入從 2018 年到 2024 年上升，其全球市場份額從 0.9% 上升到 5.3%。這三家上市的中國 EDA 供應商在 2024 年共同創造了 3.08 億美元的收入，佔全球市場的約 1.8%。</p>
</div>

Can Huawei’s breakthrough help China’s chip  design software firms catch US rivals?

南華早報

Tradr 2X Long SNPS Daily ETF

華創雲信

概倫電子

廣立微

西門子公司

西門子(ADR)

華為的突破能否幫助中國的芯片設計軟件公司追趕上美國的競爭對手？