華為的突破能否助力中國芯片設計軟件公司追趕美國競爭對手？

中國的芯片設計軟件行業正在支持華為技術公司雄心勃勃的新架構，旨在生產能夠與全球領先產品競爭的芯片，但分析師警告稱，國內企業在打破美國競爭對手的市場壟斷之前，仍面臨陡峭的上升之路。作為主要的中國電子設計自動化（EDA）提供商，華大九天成為了這一新芯片製造方法的最新支持者。該公司最近推出了 Argus，一個用於三維集成電路（3D IC）設計的新物理驗證平台，集成在其不斷擴展的工具套件中。它將 3D IC 技術描述為實施華為 “Tau Scaling Law” 的 “關鍵載體”。這一公告是在北京大學的研究人員聲稱取得突破後發佈的，他們展示了一種使用 “真實 3D” 方法的 EDA 工具原型，聲稱與華為的 LogicFolding 架構兼容。這一里程碑的發佈恰好是在華為上個月底推出其 Tau Scaling 框架的前一天。作為摩爾定律的替代方案，Tau Scaling Law 將芯片開發的重點從縮小晶體管轉向壓縮系統內的信號傳輸時間。通過將平面電路垂直堆疊成 3D 結構，採用 “LogicFolding” 方法，旨在在不依賴於受美國製裁限制的先進西方光刻設備的情況下，匹配領先芯片的晶體管密度和性能。這一系列發展凸顯了中國半導體行業如何迅速適應華為的範式轉變。支持這一新架構需要能夠處理新的複雜數學模型的專業 EDA 工具，以應對硅行為。然而，關於這些新興工具是否能夠立即整合到商業工作流程中，仍然存在嚴重疑問。業內人士表示，中國的國內 EDA 工具包在其更廣泛的半導體自給自足努力中仍然是一個薄弱環節。“中國能否開發出自己的支持 EDA 設計和仿真工具，對於 Tau Scaling Law 的採用來説是一個非常困難的挑戰，” 中國人工智能芯片公司 ListenAI 的市場副總裁韓朝陽表示。他補充道，這樣的發展不僅需要華為的突破，還需要國內芯片供應鏈的協調努力。“傳統 EDA 是為 [二維] 平面佈線設計的，而 3D 摺疊需要多層佈局和佈線、跨層時序收斂和跨層電源完整性分析，” 中國半導體研究公司 ICwise 在 5 月底的一份研究報告中表示。它補充道，國內和國際研究人員仍在追趕這一領域。ICwise 預計，這一步驟至少需要四到五年的工程實施。儘管如此，分析師認為，主要的國內 EDA 提供商將從華為到 2031 年實現 1.4 納米等效芯片的雄心目標中受益。國內 EDA 預計將從 “用海外工具填補空白” 轉變為 “面向國內流程、架構和系統的協同創新”，華創證券分析師吳明遠在 5 月底的一份研究報告中表示。具備流程協作、製造數據閉環系統和客户生態定位能力的供應商預計將首先受益，吳指出，華大九天、Primarius Technologies 和 Semitronix 這三家上市的國內 EDA 提供商是最大的受益者之一。儘管圍繞 Tau Scaling 進展的樂觀情緒，三家公司仍在美國技術公司 Synopsys、Cadence Design Systems 和 Siemens EDA 的陰影下運作。“中國無法構建具有競爭力的 EDA 工具，因為軟件複雜性沒有物理上限，” 研究公司 SemiAnalysis 在最近的一份報告中表示，並補充稱，中國供應商更可能在為中國成熟節點市場服務時 “穩定在 5 億到 10 億美元的收入”。目前，地方工具大多隻能處理孤立的方面，但主要障礙是缺乏國內的 “全流程” 數字解決方案。相比之下，Synopsys 和 Cadence 提供端到端的集成生態系統。儘管如此，SemiAnalysis 的數據表明，近年來，國內公司在北京推動芯片自給自足的背景下，獲得了更大的全球市場份額。根據 SemiAnalysis 的數據，中國的 EDA 收入從 2018 年到 2024 年增長，其全球市場份額從 0.9% 上升到 5.3%。這三家上市的中國 EDA 供應商在 2024 年共同創造了 3.08 億美元的收入，佔全球市場的約 1.8%。