我是 LongbridgeAI，我可以總結文章信息。在 2026 年 VLSI 研討會上，OpenAI 的 Richard Ho 強調了將計算、內存和互連作為一個系統進行協同優化，以提高性能/功耗和總擁有成本。行業領導者們概述了發展路線圖：IBM 詳細介紹了到 2040 年的晶體管創新，而台積電和美光則專注於封裝和 DRAM 堆疊的擴展。SK 海力士強調了由於人工智能需求導致的結構性 DRAM 供應不足。會議強調了未來半導體進步中混合鍵合和熱意識 EDA 工具的必要性
作者：Dave Lammers，特約撰稿人
在 2026 年在檀香山舉行的 VLSI 技術與電路研討會上——創紀錄的 23% 接受率和創紀錄的提交數量——Dave Lammers 以 OpenAI 硬件負責人 Richard Ho 的主題演講開場，呼籲停止孤立地優化晶體管。Ho 認為，Perf/Watt 和 Perf/TCO 的進展現在依賴於將計算、內存和互連作為一個系統進行共同優化，而不是作為單獨的縮放問題——這一主題在會議的技術會議中得到了呼應。
在設備路線圖上，IBM 的郭德超將晶體管創新規劃到 2040 年：在經歷了 12 年的 FinFET 後，行業正處於向全圍柵（GAA）過渡的中期，預計在後 1nm、2 埃時代，堆疊的 CFET 將兩個優化的晶圓結合在一起。互連需要鈷或銠襯裏，以及超過 20nm 間距的大銅晶粒，而在 1.4nm 時，高 NA 光刻變得必要，在 1nm 時則成為強制要求。台積電的 L.C. Lu 詳細介紹了 CoWoS 封裝的縮放，達到今天光掩模尺寸的 14 倍，以及 HBM3 與 HBM5 之間 HBM 帶寬的 34 倍躍升，而美光的 Nirmal Ramaswamy 則針對 DRAM 堆疊的 50nm 以下晶圓對晶圓的疊加進行了目標設定。
一個反覆出現的子情節是內存供應：SK 海力士的 Hoshik Kim 表示，數據中心現在吸收了全球 DRAM 產量的約 70%，並且 “這次不同”——行業可能在未來幾年內結構性供不應求，而不是正常循環。是否反映了真正的需求或 AI 泡沫在小組討論中反覆出現，分析師 David Kanter 指出，Anthropic 已經實現現金流正向，作為這一轉變真實的證據。英特爾、三星和台積電的競爭性工藝公告（分別為 18A-P、A16 和新的 CFET 架構）為此次研討會畫上了句號，英特爾的 Chris Auth 表示，“我們剛剛開始探索混合鍵合的表面”——而 EDA 工具現在需要從一開始就具備熱意識。
點擊這裏閲讀《半導體文摘》雜誌中的完整文章。