智通財經 APP 獲悉，日前，知名機構 Techinsighs 發佈了一個關於存儲器未來路線圖的白皮書。他們在其中指出，三星、美光和 SK Hynix 等主要 DRAM 廠商已經將 DRAM 單元縮小到低於 15nm 的設計規則 (D/R) 生產。而現在他們一直在開發 n+1 和 n+2 代，即所謂的 D1b(或 1β) 和 D1c(或 1γ)。這意味着，無論是否採用 EUV 光刻機用於 DRAM 單元圖案化，DRAM 單元 D/R 可能能夠進一步縮小到 12 納米以下或更高。眾所周知，由於工藝完整性、成本、單元泄漏、電容、刷新管理和傳感裕度方面的挑戰，單元縮放正在放緩。從先進的 DRAM 單元設計中可以看到一些創新技術，例如高 k 介電材料、柱狀 (或準柱狀或單面) 電容器工藝、凹槽通道 S/A 晶體管和 HKMG 採用。此外，3D DRAM、高帶寬內存 (HBM3)、圖形 DRAM (GDDR6X/7) 和嵌入式 DRAM(10nm、7nm 及以上) 技術將延長 DRAM 的使用壽命和應用。而主要的 NAND 製造商正在競相增加垂直 3D NAND 門的數量，並推出了 1yyL 3D NAND 設備。例如，三星 V7 V-NAND、鎧俠和西部數據公司 (WDC) BiCS6、美光第 2 代 CTF CuA 和 SK 海力士第 2 和第 3 代 4D PUC NAND 。除了存儲密度之外，3D NAND 原型還用於超低延遲的三星 Z-SSD、鎧俠 XL-FLASH 等 NAND 應用 (歸類為存儲類內存)。3D NAND 位密度已達到 10.8Gb/mm2(SK Hynix 176L 512Gb TLC) 和 12.8Gb/mm2(Intel 144L 3-deck QLC)。同時，YMTC 128L Xtacking TLC 和 QLC 產品已經發布。英特爾則擴展了 XPoint 內存應用，不僅適用於傳統 SSD，還適用於 DCPMM 持久內存。Intel OptaneTM P5800X SSD 產品採用第二代 XPoint 內存技術，具有四棧 PCM/OTS 單元結構。Everspin 第 3 代獨立 256 Mb STT-MRAM (pMTJ) 和 1Gb STT-MRAM，三星和索尼的新 28nm eSTT MRAM (pMTJ)，具有 40nm 節點的 Avalanche eSTT MRAM (pMTJ)，Dialog Semiconductor(舊 Adesto Technologies) 第 2 代 CBRAM，而富士通 45nm ReRAM 130nm FeRAM 產品已於 2020 年和 2021 年上市 。下面，我們來看一下 Techinsights 對存儲器未來的發展分析。DRAM 技術，趨勢和挑戰圖 1 顯示了來自三星， 美光， SK 海力士，Nanya, PSMC, and CXMT 廠商的 DRAM 路線圖。三星、美光和 SK 海力士三大廠商已經展示了適用於 DDR4、DDR5 和 LPDDR5 應用的具有 15nm 和 14nm 級單元設計規則 (D/R) 的 D1z 和 D1a 產品。三星已在 D1x DDR4 試用車 (TV) 產品和 D1z LPDDR 量產產品中採用 EUV 光刻技術，而美光和 SK 海力士則為 D1z 代保留了基於 ArF-i 的雙圖案化技術 (DPT) 工藝。到 2030 年，將生產出 D1d(或 1δ)、D0a(或 0α) 和 D0b(或 0β) 等設計進一步縮小的幾代 DRAM。另一家來自中國的 DRAM 製造商長鑫存儲也加入了競爭，今年正在開發 D1y 代。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625669203763.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625669203763.png" alt="1.png" width="717" height="770" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625669203763.png"/>到目前為止，已經有了 8F2 和 6F2 DRAM 單元設計，其中單元包括 1T(晶體管) 和 1C(電容器)。這種 1T+1C 單元設計將用於未來幾代 DRAM 的 DRAM 單元設計。然而，由於工藝和佈局的限制，DRAM 廠商一直在開發 4F2 單元結構，例如 1T DRAM 或無電容器 DRAM 原型，作為擴展 DRAM 技術的下一個候選者之一 (圖 2)。具有 B-RCAT 結構的大塊鰭 (或鞍鰭) 用於單元存取晶體管，然而，掩埋字線柵極材料已經從單鎢層變為多晶硅/鎢雙功函數層，以有效控制柵極泄漏。在這種情況下，具有較低功函數的多晶硅上柵極提高了 GIDL 電場 (30%) ，增大了擴散電阻。此外，美光使用純 TiN 柵極進行 D1z 和 D1α 代單元集成。雖然圓柱型結構是 DRAM 單元電容器集成的主流，但 SK 海力士 (D1y 和 D1z) 和三星 (D1z) 採用了準柱狀電容器 (或單面柱狀電容器) 結構，其中單元電容器僅外表面呈圓柱狀，這導致單元電容比上一代更小。幾年後，DDR5、GDDR7、LPDDR6 和 HBM3 產品將在市場上普及。對於 10nm 級及以上的 DRAM 單元設計，應在其中加入更多創新的工藝、材料和電路技術，包括更高 NA EUV、4F2、1T DRAM、柱狀電容器、超薄 high-k 電容器介質和低 -k ILD/IMD 材料 (圖 3)。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625694616988.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625694616988.png" alt="2.png" width="690" height="328" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625694616988.png"/>圖 4 顯示了主要廠商的 DRAM 設計規則 (D/R) 趨勢。如果他們保持 6F2 DRAM 單元設計以及 1T+1C 結構，2027 年或 2028 年 10nm D/R 將是 DRAM 的最後一個節點。DRAM 單元微縮將面臨若干挑戰，例如 3D DRAM、減少 row hammer(電路)、低功耗設計、刷新降低和管理刷新時間、低延遲、新功函數材料、HKMG 晶體管和片上 ECC。最受歡迎的功能將是 “速度” 和 “感應裕量 (sensing margin)”。三星用於 DDR5 和 GDDR6 的 HKMG 外圍晶體管技術就是增加 BL 感應裕量和速度的一個例子。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625718259358.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625718259358.png" alt="3.png" width="692" height="391" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625718259358.png"/>3D NAND 技術、趨勢和挑戰主要的 NAND 芯片製造商正在競相增加垂直 3D NAND 門的數量。他們已經推出了最新的 1yyL 3D NAND 設備。三星 176L(V7)、鎧俠/西部數據 162L(BiCS6)、美光 176L(2nd CTF)、SK 海力士 176L(V7) 用於 1yyL 產品，2021 年和 2022 年長江存儲 128L Xtacking TLC 和 QLC 產品已經上市 (圖 5)。MXIC 還宣佈了他們的第一個 48L 3D NAND 原型，將於 2022 年底或 2023 年初量產。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625742413001.jpg?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625742413001.jpg" alt="4.jpg" width="687" height="436" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625742413001.jpg"/>目前已經採用了一些創新的技術和設計，例如三層結構、CuA/COP/PUC 技術和具有 H-bonding 的 Xtacking 裸片。此外，具有 3D NAND 單元架構和多平面芯片設計的三星 Z-NAND 和鎧俠 XL-FLASH 等低延遲 (高速) NAND 產品已成功商業化。對於 500 層以上的 NAND 產品，我們不僅要考慮多堆棧或裸片堆棧集成，還要考慮 3D 封裝解決方案。自 2018 年以來，全球大多數智能手機都使用 3D NAND 存儲組件而非 2D NAND 芯片。迄今為止，已經提出並生產了七種不同的 3D NAND 原型：三星的 V-NAND、鎧俠 (舊東芝存儲器) 和西部數據的 BiCS、英特爾/美光的 FG CuA、美光的 CTF CuA(128L~)、P – SK 海力士 的 BiCS (~72/76L)、SK 海力士的 4D PUC (96L~) 和 長江存儲的 Xtacking(圖 6 和圖 7)。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625758839684.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625758839684.png" alt="5.png" width="694" height="592" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625758839684.png"/>三星 V-NAND (TCAT) 3D NAND 產品專門應用了高達 128L (V6) 的單 VC 蝕刻工藝，而所有其他 3D NAND 產品均採用多層 (例如 Intel 144L 為三層) 串集成 (string integration)。它們都使用 20nm 或 19nm BL 半間距，這意味着基於 ArF-i 和 DPT 的光刻是 3D NAND 的主要圖案化技術。具有更高可靠性和低温/高温操作的特定應用仍然需要 2D NAND 晶圓和 SLC/MLC 操作，而不是 TLC 或 QLC 芯片。例如：MCU、醫療、機器人、電視/玩具、遊戲控制器、可穿戴設備、安全攝像頭、智能音箱、IoT、AI、ML、打印機、機頂盒和航空航天都需要 2D NAND 產品。現在，3D NAND 產品在數據中心、雲、服務器、SSD、PC、移動和智能手機中非常流行。隨着堆疊柵極數量的增加，垂直 NAND 串的高度也會增加。例如，新發明的 176L 產品顯示距 source plate 12µm 的高度 (圖 8)。QLC 芯片的位成本持續下降，位密度增加到 15Gb/mm2。每個 NAND 串的門總數也增加到 200 個或更多。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625774966393.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625774966393.png" alt="6.png" width="621" height="503" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625774966393.png"/>英特爾 144 層 NAND 串第一次在源和位線之間由三層 (上層、中層、下層，每層 48L) 組成，併為 TLC 和 QLC 器件保留了 FG CuA 結構。每個 deck 都可以分配給 QLC 或 SLC 塊的任意組合，以充分受益於英特爾在存儲系統中的新的 block-by-deck 概念。我們還不能預測未來 3D NAND 技術的所有詳細挑戰，但其中一些挑戰是 HAR、層應力控制、晶圓翹曲、工藝均勻性、嚴格控制 ALD/ALE、吞吐量、板對板錯位、良率控制、 缺陷、NAND 串電流、解碼器 TR 可靠性、PGM/ERS 速度、保留、電子遷移、泄漏和干擾、3D 封裝解決方案等。PLC 3D NAND 產品可能會在幾年內推出。新興內存技術、趨勢和挑戰<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625809509558.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625809509558.png" alt="7.png" width="683" height="417" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625809509558.png"/>幾十年來，我們一直將 MRAM(或 STT-MRAM)、PCRAM、ReRAM 和 FeRAM 設備和技術視為新興內存原型。但是，它們將是一種用於嵌入式應用的非易失性存儲設備，而不是分立的新興存儲設備。未來的新興存儲器設備，如 SOT MRAM、FTJ、單極或雙極絲狀 OxRAM、CBRAM、大分子存儲器、莫特存儲器或 DNA 存儲可能被稱為新興存儲器。在這裏，我們仍然將 MRAM、XPoint、ReRAM (CBRAM) 和 FeRAM 視為新興存儲設備。他們正在擴展應用領域，例如 CPU/APU 高速緩存 (STT-MRAM)、AI 和內存計算 (PCRAM)、模擬 IC (ReRAM、憶阻器)、外部開關 (FeRAM) 和高密度 SCM (XPoint Memory)。在新興存儲器件中，STT-MRAM 技術已被主要廠商/開發商積極研究和開發，例如 Everspin Technologies、GlobalFoundries、Avalanche Technologies、索尼、美光、IMEC、CEA-LETI、應用材料、三星、富士通、IBM、台積電和自旋轉移技術 (STT)。英特爾、美光和 SK 海力士正專注於具有 PCM/OTS 單元結構的 XPoint 內存。美光於 2021 年退出 XPoint 內存 (圖 9)。迄今為止，我們已經從市場上找到了 Everspin 第三代獨立 256Mb STT-MRAM (pMTJ) 和 1Gb STT-MRAM、三星和索尼的 28nm eSTT MRAM (pMTJ)、具有 40nm 節點的 Avalanche eSTT MRAM (pMTJ) 和 Dialog Semiconductor(舊 Adesto Technologies) 第二代 ReRAM (CBRAM ) 產品。台積電宣佈了 2nm eMRAM-F 產品路線圖，以取代用於數據/代碼存儲和配置存儲器應用的 eFLASH。迄今為止，Ambiq Apollo Blue MCU 的所有代均使用台積電製造的芯片。所有 Apollo Blue MCU 系列均獲台積電支持，提供 eFLASH 或 eMRAM 芯片。Apollo 1 至 Apollo 3 具有 2D NOR eFLASH ESF3 單元，分柵嵌入式 SuperFlash。它們由 EG(擦除門)、CG(控制門)、FG(浮動門) 和 WL SG(選擇門) 四個門組成。另一方面，Apollo4 在 M3 和 M4 之間有一個簡單的 eSTT-MRAM 單元結構。與 Apollo3 相比，外圍柵極和 eMemory 柵間距有所減小;外圍柵極由 170nm 降至 120nm，eMRAM 陣列由 230nm 降至 110nm。Ambiq 由台積電製造的 22ULL 工藝的低功耗 Apollo4 MCU 可與 GreenWave 的 AI 處理器採用的 GlobalFoundries 的 eMRAM 22nm FDSOI 相媲美。台積電 eMRAM 技術正在應用於 16nm FinFET 平台。Everspin、三星和台積電使用 HKMG 柵極工藝，僅 Avalanche 除外。三星在採用 SOI 晶圓的 FDS 工藝方面是獨一無二的。Avalanche MRAM 柵極具有帶有 L 形隔離物的舊多晶硅柵極，而所有其他公司都使用高 k 柵極氧化物，例如 SiON 上的 HfO。特別是 Everspin 在 NMOS 高 k 柵極電介質中採用了 La。Everspin 和三星為 MRAM 柵極結構應用了先柵極 HKMG 工藝，而台積電採用了後柵極 HKMG 工藝。Everspin 在市場上發佈了四種不同的 MRAM 產品，包括 Toggle-mode MRAM(第 1 代，Chandler fab.) 和 STTMRAM(第 2~4 代，GF fab.)。在 STT-MRAM 產品中，第 2 代 STT-MRAM 器件採用基於 MgO 的面內 MTJ 結構，而第 3 代和第 4 代 STT-MRAM 器件採用垂直 MTJ (pMTJ) 技術。Avalanche pMTJ STT-MRAM 單元設計和結構顯示 40nm p-MTJ 層，單元尺寸為 0.032 µm2，MRAM 層位於 M1 源極線下方，位於 Contact-1 和 Contact-2 之間。例如，三星與索尼共同展示了用於華為 GT2 智能手錶 GPS 控制器的 28nm pMTJ 8Mb 嵌入式 STT-MRAM 結構。它們是基於 MgO MTJ 的器件。富士通 8Mb ReRAM 器件是迄今為止世界上密度最大的獨立量產 ReRAM 產品。富士通採用了新的 45nm CMOS 工藝，與之前的 180nm 4Mb ReRAM 產品相比，芯片尺寸更小，存儲密度更高。英特爾和美光的第一代 XPoint 內存芯片具有 128Gb (16GB) 芯片密度和兩層的 PCM/OTS 結構。它已用於許多英特爾 SSD 產品，例如 Optane、800P、900P、DC P4800X、H10/H20 和 DCPMM。對於存儲元件，已經提出和開發了許多候選者，例如相變材料、電阻氧化物單元、導電橋單元和 MRAM 單元。其中，第一代 XPoint 存儲器採用了硫屬相變材料，GST(Ge-Sb-Te) 合金層。一種用於 BL 和 WL 光刻/蝕刻工藝的 20nm 雙圖案技術 (DPT)，實際上是 2F2 單元被設計出。近日，英特爾發佈了第二代 XPoint 內存，例如市面上的傲騰 DC P5800X SSD 產品。4 層 PCM/OTS 層結構，實際上是 1F2，集成在 M4 層上，形成 WL/BL/WL/BL/WL 多層。器件中雙向閾值開關選擇器 (OTS) 與 PCM 層共同集成，該器件具有與之前的一代 XPoint 相同的元素 (圖 10)。<img src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625834523423.png?x-oss-process=image/auto-orient,1/interlace,1/resize,w_1440,h_1440/quality,q_95/format,jpg" title="1655625834523423.png" alt="8.png" width="616" height="274" original-src="https://imageproxy.pbkrs.com/https://img.zhitongcaijing.com/image/20220619/1655625834523423.png"/>新興的內存設備可以取代 eFLASH 或 SCM，因為它們具有高性能 (高速、耐用和記憶力) 和能源效率。然而，最重要的挑戰之一將是降低比特成本，或者換句話説，如何增加陣列單元密度。到目前為止，沒有一個獨立的 STT-MRAM 裸片 (256Mb 或 1Gb) 和 XPoint 裸片 (128Gb 或 256Gb) 可與 3D NAND 裸片 (QLC NAND 裸片為 1Tb 或 1.33Tb) 相媲美。此外，大多數新興存儲器件使用一種或多種新材料，例如 HfO、HZO、GST 基硫族化合物和 Ir/Ta 基金屬電極，這在包括圖案形成/蝕刻、沉積和退火優化在內的工藝集成中造成了一些困難。

美光科技

日前，知名機構 Techinsighs 發佈了一個關於存儲器未來路線圖的白皮書。他們在其中指出，三星、美光和 SK Hynix 等主要 DRAM 廠商已經將 DRAM 單元縮小到低於 15nm 的設計規則 (D/R) 生產。

存儲器最新發展路線圖