先進封裝產業鏈全景，從 CoWoS 到 EMIB

先進封裝在 2024 年之前，對大多數投資者來説是個生僻詞。兩年過去，CoWoS、EMIB、I-Cube 這些名字密集出現在英偉達和博通的產能瓶頸討論裏。台積電 CEO 魏哲家在 2025 年 Q3 電話會上説 AI 相關產能缺口大約是需求的三倍。到了 2026 年 4 月的 Q1 電話會上，他的措辭變了但意思沒變，AI 相關需求"extremely robust"，Agentic AI 正在推動 token 消費量加速，台積電把全年營收增速指引上調到 30% 以上，capex 調到區間上沿。單季營收 359 億美元，同比增長 35%，CoWoS 業務年複合增速 80%，產能仍然供不應求。瓶頸不在晶體管，在封裝。

這一篇把整條先進封裝產業鏈從底層概念到上游材料鋪開，然後看台積電、英特爾、三星三家的路線之爭。

封裝在做什麼

一顆 AI 芯片從晶圓上切下來之後，只是一塊幾平方厘米的硅方片。要讓它工作，需要把邏輯芯片和 HBM 存儲器封裝在同一個基板上，用高密度走線把它們連起來。

圖 1 CoWoS 封裝結構剖面

傳統封裝像是把幾個模塊用排線接到同一塊主板上。先進封裝則是在芯片和主板之間插入了一塊 中介層 (interposer)，上面刻着比主板細得多的線路，讓邏輯芯片和 HBM 之間的數據帶寬大幅提升。

對投資者來説需要記住一條線索。AI 芯片的算力取決於兩件事，晶體管能做多密 (前道製程)，以及同一個封裝裏能塞多少芯片、芯片之間通信能多快 (後道封裝)。前道的 3 納米、2 納米是台積電在推，後道的先進封裝是台積電、英特爾、三星三家在卷。兩條線缺一不可。

台積電 CoWoS

CoWoS 全稱 Chip-on-Wafer-on-Substrate，台積電 2012 年推出。流程分三步。在一片 12 寸晶圓上做出硅中介層，把邏輯芯片和 HBM 貼到中介層上 (Chip-on-Wafer)，再把整體裝到有機基板上 (on-Substrate)。

目前有三個變體。

CoWoS-S 用整片硅做中介層，最大支持約 3.3 倍光罩面積，谷歌 TPU 用的就是這個。

CoWoS-R 把硅中介層換成 RDL(再佈線層)，不需要 TSV(硅通孔)，成本更低。博通的定製 ASIC 走這條路。

CoWoS-L 是目前最高端的方案。在 RDL 中介層裏嵌入 LSI(局部硅互連芯片)，用小塊硅做局部高密度連接，其餘部分用 RDL，兼顧了密度和麪積。英偉達從 Blackwell 到今年已進入量產的 Rubin 都用它，最大做到 5.5 倍光罩面積。AMD 的 MI300 系列用的是 CoWoS-S(3.5 倍光罩，reticle stitching)，還沒有切到 CoWoS-L。

選擇邏輯很清晰。芯片面積小於 3.3 倍光罩，用 CoWoS-S，硅中介層密度最高。超過 3.3 倍光罩整片硅做不了，用 CoWoS-L 或 CoWoS-R。需要高速 die-to-die 互連 (比如 GPU 和 HBM 之間) 選 CoWoS-L，成本敏感且對互連密度要求相對低的選 CoWoS-R。

CoWoS 封裝鏈的上游

一顆 CoWoS 封裝成品從下到上由四層東西疊出來。最底下是有機封裝基板，中間是硅中介層，上面是邏輯芯片和 HBM，各層之間用凸點和底部填充膠固定。每一層背後都有一組上游供應商。

硅中介層

CoWoS 最核心的部件，也是產能瓶頸的主要來源。製造過程跟前道晶圓製造很像，需要光刻、蝕刻、鍍銅、CMP(化學機械拋光)，只是線寬沒有邏輯芯片那麼激進。關鍵工序是 TSV(硅通孔)，在硅片上打出貫穿上下兩面的微米級孔洞再填滿銅，讓上面的芯片信號能傳到下面的基板。摩根大通在一份報告中指出，CoWoS 產能瓶頸的本質就是中介層上 TSV 工序的供需缺口，高精度設備交期長，現有設備還需要定期停機清洗和檢測。

台積電自己做中介層，這也是它在先進封裝上壁壘最深的環節。聯華電子 (UMC) 是全球第一家提供開放式硅中介層代工的晶圓廠，跟 OSAT 合作為非台積電客户供應中介層。力成科技和華邦電子的合作方案也是由華邦提供中介層和定製 DRAM。

有機封裝基板 (ABF 載板)

硅中介層下面那一塊就是有機封裝基板。目前主流用 ABF(Ajinomoto Build-up Film) 作為層間材料。ABF 這個名字來自味之素集團，一家做調味料的日本公司，控制了 ABF 薄膜 98% 的 IP 授權。全球能做高端 ABF 載板的廠商集中在五家，日本的揖斐電 (Ibiden) 和新光電氣 (Shinko)，台灣的欣興電子 (Unimicron)、南亞電路板和景碩科技 (Kinsus)。2021-2022 年那一輪芯片荒裏博通的交期一度拉到 70 周，瓶頸就卡在 ABF 載板上。

載板層數在快速增加，英偉達 Blackwell 級別的封裝需要 15 層以上的佈線層，Rubin 級別更高。這個環節跟上一篇覆銅板文章裏講的 CCL 產業鏈有交叉，ABF 載板是 PCB 的高端分支，玩家高度重疊。

HBM(高帶寬內存)

CoWoS 封裝裏面積佔比最大的部件其實是 HBM。英偉達 Blackwell 系列 (B200/B300) 上貼了 6 到 8 個 HBM3E 堆疊，今年進入量產的 Rubin 首次採用 HBM4，每顆 GPU 搭載 8 個 HBM4 堆疊，總容量 288GB，帶寬達到 22TB/s。供應商只有三家，SK 海力士、三星、美光，SK 海力士在 HBM3E 和 HBM4 上都佔了約 50% 的份額。HBM4 堆疊層數從 8 層走向 12 層，Rubin Ultra(預計 2027 年) 將使用 HBM4e，對 TSV 工藝和熱管理要求進一步提高。

HBM 芯片由存儲廠自己製造和堆疊，作為 KGD(已知合格裸片) 交付給台積電，在 CoWoS 產線上貼到中介層上。HBM 的產能瓶頸和 CoWoS 的產能瓶頸是兩條平行的線，任何一條卡住都會影響最終出貨。

鍵合材料與底部填充膠

芯片貼到中介層上，中介層再貼到基板上，兩次貼合都需要焊料凸點和底部填充膠 (underfill)。底部填充膠緩衝芯片和基板之間的熱膨脹差異，防止焊點因反覆熱循環而開裂。主要供應商是漢高 (Henkel)、Namics、信越化學。塑封料由住友電木和長春化工等供應。

這些材料不起眼，但 AI 芯片的功耗動輒幾百瓦甚至上千瓦，熱循環強度遠高於消費級芯片。台積電在 CoWoS-L 平台上已經引入深溝電容 (eDTC) 和微流道液冷方案來應對散熱，這些新設計對周圍材料的兼容性也提出了新要求。

設備

先進封裝用到的設備橫跨前道和後道。光刻機用於中介層的 TSV 和 RDL 圖案化 (ASML 的 DUV 光刻機，不需要 EUV)，鍵合設備來自荷蘭 Besi 和日本芝浦，檢測和量測設備來自科磊 (KLA) 和 Onto Innovation，減薄和研磨設備來自迪斯科 (Disco)。共同特點是交期長、產能有限，台積電大規模擴產時設備交付本身就構成一層約束。

上游拆到這裏可以看出一個結構。硅中介層是壁壘最深的環節，ABF 載板是供應彈性最差的瓶頸，HBM 是面積和成本佔比最大的組件，鍵合材料和設備是容易被忽視但同樣卡脖子的底層支撐。

產能擴張，翻了六倍還不夠

圖 2 CoWoS 月產能擴張

CoWoS 產能的擴張速度在台積電歷史上沒有先例。2023 年月產能約 1.3-1.6 萬片晶圓，2024 年底擴到 3.5-4 萬片，2025 年底達到 7.5-8 萬片。截至 2026 年初月產能約 8 萬片，年底目標 13 萬片。台積電北美封裝業務負責人 Paul Rousseau 透露 CoWoS 業務目前的年複合增速達到 80%。

三年翻了六倍，產能仍然不夠分。英偉達一家預訂了 2026 年約 59.5 萬片 CoWoS 晶圓，其中 51 萬片來自台積電 (絕大部分是 CoWoS-L)，佔全球總需求的約 60%。 谷歌 2026 年的 TPU 需求約 24 萬片，受限於整體產能分配實際拿到的配額預計只有 15-18 萬片。 台積電已將部分後段工序外包，2026 年預計有 24-27 萬片晶圓交給 OSAT 夥伴，主要是 Amkor(18-19 萬片) 和日月光旗下 SPIL(6-8 萬片)。

擴產節奏也在加速。新建 CoWoS 產線的週期從過去三到五年壓縮到一年半到兩年。嘉義 AP7 和台南 AP8(羣創舊廠改造) 已在 2025 年四季度開始設備進機，嘉義基地未來將成為全球最大的先進封裝樞紐。台積電同時在亞利桑那籌備先進封裝產能，計劃 2028 年投產。

台積電保留毛利率 50% 以上的高價值環節，比如硅中介層製造和前段 CoW 工序。 先進封裝的產業格局正在從台積電獨家通吃走向台積電主導加 OSAT 協同。

英特爾 EMIB

台積電的思路是做一整塊大中介層把所有芯片連起來。英特爾走了相反的路。

EMIB 全稱 Embedded Multi-die Interconnect Bridge，在有機基板裏 局部埋入多個微小硅橋，只在 chiplet 之間需要高速互連的位置放橋。大部分面積仍然用成熟的有機基板，成本遠低於全硅中介層。分析師估算 EMIB 封裝成本在每顆芯片幾百美元量級，CoWoS 做到 Rubin 級別可能接近 900-1000 美元。

今年一季度出貨的 Clearwater Forest(288 核 Xeon 6+ 服務器處理器) 用了 12 個 EMIB 橋，把 17 個 tile 封裝在一起，包括 12 個 Intel 18A 製程的計算 tile 和 3 個 Intel 3 製程的 base tile。 這是目前量產中 tile 數量最多的商用處理器。

最新演進是 EMIB-T，在橋里加入 TSV 讓信號穿過橋而不只是繞過橋，兼容了 HBM4 和 UCIe 接口。2025 年底英特爾展示了一個概念方案，16 個計算 tile 加 24 個 HBM5 堆疊，總硅面積超過 10000 平方毫米，相當於 12 倍光罩，超過台積電 CoWoS-L 目前 5.5 倍光罩的上限。

EMIB 的代工版圖在快速展開。英特爾已在 Amkor 韓國松島 K5 工廠部署 EMIB 產線，馬來西亞 70 億美元的 Project Pelican 封裝基地正在進入投產階段。 英特爾副總裁 John Pitzer 表示 EMIB 正在 2026 年下半年開始貢獻有意義的收入。 最早一批客户是因為搶不到 CoWoS 產能才找上英特爾，但隨着亞馬遜 Trainium、聯發科和谷歌 TPU 等外部客户接入，越來越多的設計開始主動選擇 EMIB，因為它在超大封裝尺寸上的成本和良率優勢更明顯。

三星 I-Cube 和 X-Cube

三星的先進封裝產品線叫 AVP(Advanced Packaging)，2.5D 方案有 I-Cube 和 H-Cube，3D 方案有 X-Cube。

I-CubeS 用硅中介層，結構上和台積電 CoWoS-S 非常相似，支持 3 倍光罩面積，最多集成 8 個 HBM3。 I-CubeE 把硅中介層換成嵌入式硅橋加 FO-PLP(扇出型面板級封裝)，思路和英特爾 EMIB 類似，計劃集成 3 個邏輯 die 和 12 個 HBM3，目前正在量產驗證階段。

H-Cube 針對大面積基板翹曲問題，把大塊 ABF 基板拆成較小的高精度 ABF 子板疊在大面積 HDI 基板上，解決了集成六個以上 HBM 時基板良率急劇下降的難題。

X-Cube 是 3D 垂直堆疊方案，用微凸點或銅 - 銅直接鍵合把邏輯 die 垂直疊在一起。4 微米間距的銅 - 銅混合鍵合版本今年進入量產驗證。

三星在先進封裝上的最大客户變量來自特斯拉。 三星拿下了特斯拉 AI6 芯片約 165 億美元的訂單，採用 turnkey 模式 (代工 + 封裝 + 測試一體)。 這張大單讓三星先進封裝的客户結構從自家芯片為主擴展到外部大客户。

三條路線的分歧和收斂

圖 3 三條路線對比

台積電的路線可以概括為大中介層，用一整塊硅 (CoWoS-S) 或帶局部硅橋的 RDL(CoWoS-L) 把所有芯片連起來。互連密度最高、帶寬最大，代價是中介層面積隨芯片一起膨脹，成本和良率壓力隨之上升。

英特爾 EMIB 走的是局部橋接，只在需要高速連接的位置埋硅橋，大部分面積用有機基板。成本低、可擴展性強，代價是整體互連密度不如全硅中介層。

三星 I-Cube 更像兩條路線的混合。I-CubeS 對標 CoWoS-S，I-CubeE 的嵌入式硅橋借鑑了 EMIB 的思路，差異化在於 3D 方向 (X-Cube) 和 turnkey 模式。

三條路線在技術終局上可能趨同。 台積電 CoWoS-L 的 LSI 本質上已經是局部硅橋，只是包裹在 RDL 中介層裏。英特爾 EMIB-T 加入了 TSV，開始向 CoWoS 的信號完整性和帶寬水平靠攏。三星 I-CubeE 同時用了兩種元素。三家起點不同，正在向同一個技術空間收斂。

CoWoS 的天花板已經看到了

CoWoS 並沒有失敗。恰恰相反，它成功得太徹底，把自己逼到了物理極限。

AI 芯片的封裝面積在指數膨脹。英偉達 H100 的 CoWoS 封裝在 12 寸晶圓上能做 29 顆，B200 只能切 16 顆。今年一季度進入量產的 Rubin GPU 擁有 3360 億個晶體管 (比 B200 的 2080 億增長 62%)，兩個光罩級 GPU die 加上 8 個 HBM4 堆疊，封裝面積進一步膨脹。Rubin 的封裝面積預計在 4 到 5.5 倍光罩之間，按上限計算 一片晶圓只放得下 7 顆，某些規格下只有 4 顆。

問題出在圓形晶圓上。大尺寸矩形芯片放在圓形晶圓上邊緣大量面積浪費，利用率只有 57% 左右。同時有機基板 (ABF) 在接近 100 毫米尺寸時翹曲嚴重，走線對準精度下降，良率崩盤。

兩個瓶頸同時發作，逼迫台積電尋找下一代方案。答案叫 CoPoS(Chip-on-Panel-on-Substrate)，把圓形晶圓換成 310mm × 310mm 的方形面板，同時封裝基板從有機材料過渡到玻璃。但 DigiTimes 4 月最新報道顯示，CoPoS 的量產時間表比市場預期大幅推遲。核心卡點是均勻性和翹曲兩個技術難題，研發線要到 2027 年才能建成，試產驗證從 2028 年開始，量產最早要到 2030 年四季度。這意味着 CoWoS 的生命週期會比之前預期的更長，未來四年仍然是 AI 芯片先進封裝的絕對主力。這條線會在下一篇展開。

一點延伸

半導體行業過去幾十年的敍事圍繞前道製程，7 納米、5 納米、3 納米，這是公眾最熟悉的競賽。AI 時代把後道封裝推到了同等重要的位置。過去兩年裏的某些時間窗口，封裝產能比製程節點更直接地決定了 AI 芯片的出貨速度。

台積電在封裝上的領先幅度比前道製程更大，在 AI 芯片的 2.5D 先進封裝市場 CoWoS 市場份額超過 90%，英特爾和三星加起來還是單位數。 英特爾的 EMIB-T 正在 2026 年下半年進入產能爬坡期，三星的 I-CubeE 和 X-Cube 銅 - 銅鍵合版本也在今年量產驗證。CoWoS 產能緊缺的溢出效應正在給它們提供時間窗口。

先進封裝正在成為 AI 硬件鏈上供給彈性最差、資本密度最高、技術壁壘最深的一段。台積電依然絕對主導，但生態在變化，OSAT 夥伴的角色在擴大，英特爾和三星的替代方案從實驗室走向量產。這些變化的節奏會直接影響 AI 芯片下游的定價和供給彈性。