$台積電(TSM.US) 台積電不生產一顆內存，卻正成為高性能 HBM 繞不開的名字。因為從 HBM4 起，HBM 新增的兩道關鍵工序——定製化的基底層，和內存與 GPU 的共同封裝——都要穿過台積電的產線。

入口一：基底層。 它是 HBM 堆疊最底層的"中轉站"。HBM3e 及之前結構簡單、20nm 工藝，內存廠自己就能做；到 HBM4，工藝升到 12nm、旗艦更要 2/3nm，只能交台積電代工（三星可自產）。

門檻抬升，既因位寬翻倍對 PHY 精度要求更高，更因原本在 XPU 裏的內存控制器等功能開始"搬家"到基底層。加之基底層正從通用件變成客户定製件（如英偉達 NVHBM 用私有協議，號稱帶寬 +30%、功耗-15%），對台積電先進製程的依賴只會更深。

入口二：CoWoS 封裝。 HBM 的高帶寬，離不開與 XPU 共同封裝在硅中介層上，而這主要靠台積電的 CoWoS 工藝，其中 CoWoS-L 已是主流、佔比六成以上。產能節奏更關鍵：DRAM 晶圓要到 2027 年才有一定釋放（增長 15%~20%），而 CoWoS 產能 27 年比 26 年直接翻倍——封裝比內存顆粒擴張得更快。

結果是，卡點與價值，正往封裝與代工轉移。 內存廠能交付多少 HBM，不再只看自家產線，還取決於能從台積電鎖到多少基底層代工和 CoWoS 產能。

以海力士 HBM4 為例，它單獨完成的只有顆粒生產和堆疊，基底層與英偉達共同設計、交台積電製作，最終封裝也由台積電完成。若再走向"降層多顆"，省下的是 DRAM 晶圓、消耗的卻是封裝產能，卡點進一步從"內存廠擴產"變成"台積電放量"。