海力士：通用 HBM 擴產過後，下一程來到定製化？

我是 LongbridgeAI，我可以總結文章信息。

營收低預期5.4%，海力士的護城河還在嗎？

最近存儲被看空，邏輯是沿用週期股劇本：2027—2028 一波集中擴產落地 → 供給追上需求 → 價格見頂 → 估值 de-rating。

存儲被當作"誰做都一樣的標準件"來定價（大宗商品、週期股），但物理底層技術也正在演變。在硬件的世界裏面，一類產品只需要保證它穩定、常規運行；而另一種產品帶着極客精神，超越常規參數，以達到更極致的性能和效率。

在 CPU 時代，英特爾承擔常規工作流場景，AMD 在此基礎，總是超越一定的性能（遊戲）

在 GPU 時代，英偉達拿到通用 GPU訓練模型的入口，同時 AMD 和以博通、邁威爾為代表的 ASIC 定製，去先行爭奪 AI 推理所需要的份額（性能 GPU）

HBM 也正經歷三步演化：

1. 工藝切換（HBM4）

基礎芯片（base die）從 DRAM 工藝轉到邏輯工藝。每一代 HBM 接口帶寬翻倍（HBM3 的 1024bit → HBM4 的 2048bit），所有數據都要過這顆 base die

SK 海力士用台積電 12nm，三星用自家 4nm foundry 代工
美光因成本考量，HBM4 還留在 DRAM 工藝，HBM4E 再轉枱積電邏輯工藝，但此時設計仍歸存儲廠

2. cHBM（定製 HBM） —— 把 GPU 側負責和存儲通信的電路（內存控制器、接口）下沉到 base die 裏。GPU 騰出寶貴面積做算力，還能就地做預處理/壓縮、少搬數據省功耗。

設計方式有幾種：存儲廠按客户規格做、Marvell 這類 ASIC 夥伴聯合存儲三大廠定義、或客户自己設計（英偉達自研）。
一旦客户自定義邏輯的電路進了 base die，這顆 HBM 就是客户專屬件，賣不給別人，客户也換不了供應商

3. memory-on-logic

到 cHBM 這一步，base die 已經更像客户的邏輯芯片了，那乾脆不要單獨的 base die，直接把計算 die 放到那個位置，存儲 3D 堆在它上面。連接密度從幾萬點跳到幾十萬點，信號距離從毫米級走線縮到幾十微米垂直。延遲更低、數據交互吞吐更多

Georgia Tech + SK 海力士 2025 論文測算：吞吐是 2.5D 的 64 倍、能效 3 倍（學術建模，僅示意方向和量級）未解難題是散熱：DRAM 堆在幾百瓦的計算 die 上，既擋散熱路徑又自己吸熱，高温下間隔縮短、性能退化。散熱怎麼解，是 memory-on-logic 成敗的最大變量。

未來幾年 cHBM 是最現實的商業化路徑，memory-on-logic 更激進、要等散熱和良率解決，兩者技術演進可能會並行一段時間，進行驗證

產業進度在動了

cHBM 已上路線圖：英偉達 2028 年 Feynman 世代傳聞用 cHBM（未官方確認）；三星、海力士、美光都把 cHBM 放進官方研發路線圖；$邁威爾科技(MRVL.US) 已宣佈與三大廠聯合開發。

memory-on-logic 已有落地案例：高通 2026 年 6 月 Investor Day 公佈的 HBC，搭載它的 AI250 加速器計劃 2027 年中量產。HBC 用的是 LPDDR（不是 HBM），底下是專用近存加速器（不是 GPU 本體），一舉繞開 HBM 缺貨和先進封裝缺貨兩個瓶頸。