最近跟朋友交流，他們都在跟我抱怨，現在市場熱點太多了，每天都在像無頭蒼蠅一樣亂碰。所以今天整理出了一整條完整的鏈路，文章比較長，我會分成上下發出來。

一顆 AI 芯片如何從沙子到數據中心

理解這條鏈，最好的方式是跟着一顆芯片走一遍。它的"一生"大致是這樣：

① 設計（圖紙）：工程師先在 EDA 軟件裏畫出電路、做仿真驗證，結合外購的 IP（如 Arm 的 CPU 指令集），最終產出一套"版圖"和光罩（掩膜）數據。這一步不碰任何硬件，產出的是"怎麼造"的指令。

② 前道製造（把圖紙變成晶體管）：晶圓廠（台積電）拿一片高純度硅片當畫布，用光刻機（EUV/DUV）配合光刻膠、刻蝕、沉積、離子注入等上百道工序，一層一層把數百億個晶體管"印"上去，最終在一整片晶圓上做出幾十上百顆裸晶（die）。投入的原料是硅片、光刻膠、電子特氣、CMP 拋光液和光罩。

③ 晶圓測試 / CP（先驗貨）：晶圓還沒切開，就要用探針機 + 探針卡扎到每顆 die 上做電性測試，挑出好的。業內叫"已知良好裸晶"（KGD）。為什麼這麼早就測？因為後面的封裝極貴，絕不能把一顆壞 die 封進價值數萬美元的成品裏。

④ 存儲的平行支線（HBM）：與此同時，DRAM 廠（SK 海力士等）把多片 DRAM 裸晶垂直堆成 8/12/16 層，用 TSV（硅通孔）上下打通，做成 HBM 高帶寬存儲；HBM 也要測，確保已知良好堆疊（KGSD）。

⑤ 先進封裝 / CoWoS（把 GPU 和 HBM 拼到一起）：這是關鍵一步。把 GPU 裸晶和好幾顆 HBM 一起，通過微凸點貼到一塊"硅中介層"上。中介層是一塊帶超細線路和 TSV 的硅片，提供 GPU 與 HBM 之間極短、極密的互連，這直接決定了帶寬。這個組合體再貼到下面的載板上。這套工藝就叫 CoWoS（Chip-on-Wafer-on-Substrate）。

⑥ 載板 / ABF（翻譯成主板能用的樣子）：封裝好的芯片有成百上千個引腳，間距極細，沒法直接焊到普通電路板上。載板就是一塊多層有機基板，把這些密集的 I/O 一層層"扇出"、轉接到主板能接受的間距，同時承擔供電和散熱路徑。它的核心絕緣材料就是 ABF 膜。

⑦ 終測 + SLT（成品再驗一遍）：封裝好的成品用分選機送進測試機做終測（FT）；複雜的 AI 大芯片還要做系統級測試（SLT），在接近真實負載下跑，並經過老化篩掉早夭品。

⑧ 板級組裝：合格的芯片焊到 PCB 主板上，配上成千上萬顆 MLCC（陶瓷電容）來穩定供電，做成 GPU 計算模組/計算板。

⑨ 系統集成（攢成服務器/機櫃）：計算板 + CPU + 網絡交換芯片 + 光模塊/銅纜 + 電源 + 散熱，由 ODM（鴻海、廣達等）組裝成 AI 服務器，再疊成整機櫃（如英偉達 GB300 NVL72）。

⑩ 數據中心（通電、組網、跑起來）：機櫃進數據中心，接上電力（800V 供電 + 液冷散熱），用光模塊/OCS 把成千上萬張 GPU 組成一張網，開始跑訓練和推理，吐出 token。

所以整個流轉的過程是硅片 → 前道製造 (裸晶) → 晶圓測試 (KGD) →〔HBM 支線〕→ CoWoS 封裝 (GPU+HBM+ 中介層) → ABF 載板 → 終測/SLT → 板級組裝 (+MLCC) → 服務器/機櫃 (ODM) → 數據中心 (供電 + 散熱 + 組網)

芯片造好之後，運行時的"數據流"分三個尺度，正好對應三類互連：

– GPU ↔ HBM（封裝內，毫米級）：靠硅中介層，這是先進封裝要解決的；

– GPU ↔ GPU（機櫃內，米級）：靠 NVLink 銅背板和高速銅纜，這是銅互連要解決的；

– 機櫃 ↔ 機櫃（數據中心內，幾十到幾百米）：靠光纖，這是光互連要解決的。

距離越遠，銅越扛不住、越要上光；距離越近，銅越省電越可靠。

整條供應鏈裏封裝、銅纜、光模塊三個環節的存在與博弈，本質上都是在為"不同尺度的數據搬運"服務。

逐塊拆解：每片拼圖的壁壘與價值

下面的文章會圍繞這 5 個支點展開：

設計：英偉達約 80% 訓練加速器份額、約 71% 毛利率、CUDA 生態護城河，Vera Rubin 2026 下半年量產；定製 ASIC（博通 + 邁威爾合計約 95% 協同設計份額）增速遠超 GPU；

代工：台積電約 67% 代工營收、製造約 92% 先進 AI 芯片，營業利潤率約 58%；HBM：SK 海力士/三星/美光三足鼎立，2026 售罄、排單到 2027–2028；

設備：ASML 獨家 EUV、毛利率約 53%；

軟件：新思/楷登/西門子 EDA 壟斷約四分之三市場。

板塊 A：材料、硅片與 EDA（造芯片的原料和圖紙，成熟寡頭）

這是最上游的原料 + 圖紙。

硅片是芯片的物理襯底，玩家有信越化學、SUMCO（日）+ 環球晶圓（台）+ Siltronic（德）的三家寡頭；

光刻膠在曝光時充當感光成像介質，由 JSR、東京應化、信越、富士膠片、住友化學等日企掌握約九成 EUV 膠；

電子特氣、CMP 拋光液服務於刻蝕、清洗、平坦化等工藝；

EDA 軟件是設計芯片的工具，是新思、楷登、西門子三家天下。另外，Arm 提供 CPU 指令集 IP。

這些是結構穩定的日本/美國壟斷帶，壁壘在純度與認證週期，國產替代多年只在成熟節點緩慢滲透。屬於"穩"而非"快"的環節。

板塊 B：封裝與載板（全鏈最卡）

這一板塊要解決兩件事：第一，把 GPU 和 HBM 以最短距離、最高密度連起來，這決定了"喂數據"的帶寬；第二，把脆弱、引腳密集的硅芯片"翻譯"成一個能焊到主板、能供電、能散熱的成品。

它分四層：

中介層與 CoWoS（先進封裝本體）

CoWoS 的字面意思是"芯片 - 在晶圓 - 在基板上"。它先把 GPU 和多顆 HBM 用微凸點貼到一塊硅中介層上，中介層是帶 TSV 和超細布線的硅片，提供 die 之間的超密互連；再把這個整體貼到載板。

工藝有幾種分支：CoWoS-S 用純硅中介層（成熟但尺寸受限）；CoWoS-L 用"重佈線層（RDL）+ 局部硅橋（LSI）"拼接出更大的封裝面積，英偉達 Blackwell 即採用此路線，但要應對大面板的"翹曲"難題；CoWoS-R 用 RDL 中介層。更先進的 SoIC 是把多顆 die 垂直 3D 堆疊（銅 - 銅直接鍵合）。（這些路徑我之前專門寫過）

台積電把 CoWoS 月產能從 2023 年底約 1.3 萬片擴到 2026 年底約 12–13 萬片（近十倍）仍售罄，英偉達一家預訂了一半以上，台積電把部分工序外包給封測廠日月光（ASE）和安靠（Amkor）。

載板（IC/ABF substrate）

把封裝好的芯片幾千個密集 I/O 扇出、轉接到 PCB 能焊接的間距，並承載供電。行業高度集中，前五約佔 74%：欣興（Unimicron）、揖斐電（Ibiden，歷史上獨供英偉達 GPU 載板）、新光電氣（Shinko）、南亞電路板、奧地利 AT&S，再加景碩（Kinsus）、三星電機。台灣約佔三成產能。

2026 年載板市場約 161 億美元，高端 ABF 載板已售罄、龍頭稼動率約九成，機構預計 2027 年缺口超 20%；載板擴產週期長達 2.5–3 年（比 PCB 還長），大規模新產能要等到 2028–2029 年，價格在 2026 年以每季度約 3%–7% 的節奏温和上行。

ABF 膜（獨家卡點）

ABF 是味之素堆疊膜（Ajinomoto Build-up Film）的縮寫，這層絕緣樹脂是高端載板的關鍵材料，由日本味之素一家獨佔，一家做味精的公司壟斷了全球高端芯片載板的命脈材料，該業務營業利潤率高達約 55%，計劃 2030 年前增產約 50%。

玻纖布（T-glass，卡脖子的卡脖子）

載板內部要用特種玻纖布做骨架增強，約七成 T-glass 流向 ABF 載板，主要供應商是日本日東紡（Nittobo）、台玻（TGI）和中國大陸玻纖廠商。

機構判斷 T-glass 短缺持續到 2027 年、缺口在 2026 年見頂。再往上的覆銅板（CCL）、銅箔、玻纖紗也都在漲價、交期拉長。

玻璃基板（下一代基板/中介層）

這是 2026 年從研發跨入試產 + 客户認證的暗馬。

它的邏輯是用玻璃芯替代現在的有機（ABF）芯做載板，或者用玻璃中介層替代昂貴且尺寸受限的硅中介層。

玻璃的優勢是平整度、熱穩定性、尺寸穩定性更好，可以做成更大的矩形面板（提升面積利用率）、支持更高層數和更大封裝，並用 TGV（玻璃通孔）替代 TSV。難點是玻璃易裂，以及檢測困難。玻璃透明反光，讓傳統的自動光學檢測（AOI）幾乎失效，反而催生新的檢測設備需求。

玩家正在快速卡位：

Absolics（SKC 子公司）在美國喬治亞州建成全球首座玻璃基板量產廠，已向 AMD 送樣進入認證，目標年底實現全球首個商用量產，母公司 SKC 把超 6000 億韓元注入它；

英特爾投入超 10 億美元，2026 年初展示了 EMIB + 玻璃芯樣品（號稱無微裂），目標 2030 年標準化；

三星電機在世宗試產、2027 年後量產，依託其顯示面板的玻璃工藝積累；

台積電把面板級封裝命名為 CoPoS（Chip-on-Panel-on-Substrate，310×310mm），試產線 2026 年落地、量產看 2028–2029，並與康寧台灣廠合作；

日本 DNP、凸版和中國 BOE 也在推進。上游材料是康寧、AGC、NEG，TGV 激光設備是 LPKF、Disco。

玻璃基板很特殊，它既是對 ABF 載板廠的長期替代威脅，又是台積電/英特爾爭奪的下一代護城河。

整個封裝板塊整體呈一層卡一層：CoWoS 卡產能、載板卡產能與擴產週期、ABF 膜與玻纖布卡材料；受益面從台積電一路延伸到日月光/安靠、欣興/揖斐電/南電，乃至味之素、日東紡這種賣味精、賣玻璃布的隱形冠軍。

板塊 C：存儲與被動元件（HBM 上游/測試與 MLCC）

HBM 的製造與上游

HBM 是把多片 DRAM 裸晶垂直堆疊（8/12/16 層），用 TSV（硅通孔）把上下層打通，底部放一顆邏輯基底 die 負責與 GPU 通信。

最難的工序是堆疊鍵合：SK 海力士用 MR-MUF（批量回流模塑底填），良率和散熱佔優，是它領先的關鍵；三星用 TC-NCF（熱壓非導電膜）；到 HBM4 的 16 層，行業開始轉向混合鍵合（hybrid bonding，無凸點的銅 - 銅直接鍵合）以堆得更高更薄。

相關設備由 BESI、ASMPT、韓國 Hanmi 等供應。HBM 測試則是新瓶頸：必須保證"已知良好堆疊"（KGSD），任何一層壞了整堆報廢，還要測極高速接口，這把測試難度和成本推上了新台階（見後文）。

MLCC / 陶瓷電容（即陶瓷薄膜）

MLCC 是疊層陶瓷電容，貼在 GPU 封裝和計算板上做去耦和儲能。GPU 在做矩陣運算時電流會瞬間劇烈波動，MLCC 就近儲存並釋放電荷、平滑電壓、濾除噪聲。沒有它，供電電壓會瞬間塌陷、芯片直接出錯。

AI GPU 功耗高、工作電壓低（不到 1V）、電流瞬變劇烈、供電軌道多，因此一塊 GB200 計算板要用上萬顆 MLCC，而且要求高容值、低寄生電感（低 ESL）、小尺寸（0201/01005）、耐高温車規級。

玩家是日系主導高端：村田（Murata，全球第一）、太陽誘電、TDK，加上韓國三星電機、台灣國巨與華新科。英偉達 800VDC拉動的是量增 + 規格升級雙擊，邏輯清晰，屬已被充分認知的環節。

連接器與高速銅纜（銅互連）（這部分就簡單過一下）

在機櫃內部和機架內（米級短距離），用銅纜傳數據比光更省電、更便宜、更可靠，所以英偉達 NVLink 的機櫃內 scale-up 大量用銅背板和高速銅纜（DAC/ACC）+ 連接器。這就是前面説的"銅與光分工"裏銅的一側。

玩家有安費諾（Amphenol，AI 連接器最大贏家）、泰科電子（TE）、立訊精密。

其實有的環節還有很多細分，但是篇幅原因，我就不在這裏一一展開。下一篇文章講光互連與光模塊、散熱與液冷、設備廠等幾個環節。

$英偉達 (NVDA.US)$特斯拉 (TSLA.US)$Meta(META.US)$亞馬遜 (AMZN.US)$黃金 ETF - SPDR(GLD.US)$白銀信託 ETF - iShares(SLV.US)$Meta(META.US)$台積電 (TSM.US)$Grayscale Bitcoin Mini Trust ETF(BTC.US)$Circle(CRCL.US)$Coinbase(COIN.US)$英特爾 (INTC.US)$AMD(AMD.US)$谷歌-A(GOOGL.US)$羅素 2000 指數 ETF - iShares(IWM.US)$納指 100 ETF - Invesco(QQQ.US)$美光科技 (MU.US)$博通 (AVGO.US)$禮來 (LLY.US)$諾和諾德公司 (NVO.US)$IREN(IREN.US)$Applied Digital(APLD.US)